痛点在7海里

早期的工作已经开始在7海里。工艺技术进展,IP和工具是合格的。

还有很长的路要走。但随着企业开始与铸造厂——这个过程节点上台积电是公开谈论它,但英特尔,GlobalFoundries和三星据说都是工作在这个节点上,。这提供了些许的设计在这个新的过程将需要。

首先,流程节点数据是模糊和混淆。在过去,一个节点被定义为线宽度。现在所使用的数字更随意。线的后端(BEOL)不再匹配线的前端铸造厂。而英特尔使用14 nm finFETs 14 nm BEOL,台积电是16 nm使用20 nm BEOL过程。三星14 nm BEOL使用不同的最小间距(64海里)比其20 nm BEOL(80海里),因此将该节点定义为14 nm FEOL BEOL设计规则。

什么构成一个7纳米设计相当模糊。但很明显,铸造厂不再看到10 nm作为主要流程节点从需求的角度来看,根据众多的业内人士。他们推到7海里finFETs,不管实际上意味着什么为每个铸造BEOL过程和营销的定义。

更多的数据
的数据量芯片制造商一直在应对每个新节点由于担忧崛起,泄漏电流,变化过程,电迁移计算,多模式和例外规则由集成IP。但是在7海里需要处理的数据量预计将增长非线性与以前相比节点。

”过程变异,角落里变成了一个问题,”Mike Gianfagna说,负责营销的副总裁eSilicon。“你需要管理更多的数据集。在过去,min-max是典型的。额外的角落激起相关性,所以爆炸。真正的asic将是一个合法的大数据问题7海里。”

对于工具公司,这并不全是坏事。这意味着需要更多的资源来构建这些高级芯片,包括更多的硬件加速和DFM / DFY / DFT的工具。

说:“最大的变化是三重着色迈克尔•Buehler-Garcia口径设计解决方案营销主管导师图形。“这可能意味着良好的性能和标准之间的差异表现,你必须控制,通过设计流。”

他指出,被着色和填充的数据量大致是在16/14nm的两倍。“填满后,有太多的数据,我们建议我们的客户保持数据库的口径和流结果路由器”。

数据爆炸的一部分也有新的设计规则的形式,越来越多地在一个非线性速度相比之前的节点。

“这些规则的主题仍然是线和削减,“说Vasilios Gerousis,杰出的工程师和技术专家节奏。“但是我们需要了解周围的IP终止规则。你不能把两个IP块放在一起,假设他们会排队。会有一些违规的削减,这是屏蔽层。必须有一个终止规则和每一块。”

线/切割过程光掩模的世界已存在多年,但它已成为更复杂的高级节点,因为直线边缘粗糙度的问题。这是一个关键的半导体行业如此关注的原因下一代光刻技术如EUV和多波束电子束,以及化学和非化学放大抗拒。

“我们将需要担心如何限制阻塞,这样其他排列左右有一个更大的空间或终止的规则集,“Gerousis说。“这是一个重大的事情已经不存在。一切都是靠近,所以耦合有很大的影响。”

他指出,即使EUV,线/削减问题将成为一个问题。“EUV确实给你更好的收益。如果有人负责整个SoC,他们可以排队的块和不一样的问题。但如果他们从不同群体获得IP,或者他们混淆IP设计中,可以创建问题。”

要花多少钱?
什么也进入重点是多么困难将设计和制造芯片7海里。到目前为止,似乎finFETs开发16/14nm将规模7海里,虽然仍然可以改变测试芯片开始推出的铸造厂。假设gate-all-around场效应晶体管将是下一个finFET技术,但当这种情况发生时是未知的在这一点上,至少部分原因是流程节点的命名约定是越来越不一致。也画在图纸上的垂直和水平纳米线场效应晶体管和碳纳米管场效应晶体管。

在这一点上,似乎大多数的发达在14 nm IP将可伸缩的、。“我们已经进入此后今年将向客户提供知识产权,“说Navraj Nandra,高级营销主任Synopsys对此。“但是有更多的人关注成本方程。有一个二芯片的解决方案,在7海里VLSI在哪里,而他们仍然使用相同的IP和记忆。但是他们不能移动DDR最新的节点,所以他们来从HBM(高带宽内存)的角度来看。与HBM-2可以有几十字节。HBM的把戏,不过,您需要构建一个生态系统与铸造或包装。现在,他们正在做,没有任何特殊的工具。”

这是一个新兴的主题7海里。一些工具工作时,特别是模拟/仿真/验证,更需要自动化的成本降下来。“这是更多的IP,更验证的复杂性,更与更大的SoC验证在SoC水平,”戴夫Kelf说,负责营销的副总裁OneSpin解决方案。

自从28 nm,每门成本一直在增加。在16/14nm在很大程度上是由于finFETs和双模式的引入。在7海里,如果EUV是没有准备好'发现取决于持续正常运行时间的进步,进步EUV抗拒和higher-wattage电力供应的吗多模式还是需要的。即使EUV介绍,需要双模式7海里,但直线边缘粗糙度问题将大大降低。

此外,在16/14nm finFETs基本上使漏电流问题时由于三面控制门,大多数专家认为,连续泄漏问题会变得更糟的是在每个流程节点。因此,芯片制造商将不得不应对增加动态功率密度除了泄漏电流,这将增加功率估计和分析步骤,热管理、验证和调试,并增加未知涉及可靠性和收益率。

有其他影响。“尽管盖茨正在萎缩,电线不是,所以越来越多的沟通是成为占主导地位的设计决策,”乔•罗兰兹说,首席架构师NetSpeed系统。“你怎么获取信息从一边的芯片,还是各个代理商之间的?有想把它的所有典型的技巧更快更大金属,厚电线,更高的金属层,但只如果你能保持线数最小。趋势是互连是变得越来越重要,我们将会看到更多的人关注线数——有多少电线穿过芯片。”

这个要多少额外的钱?在这一点上很难评估。它肯定会更昂贵的生产初始芯片比前面的节点。多少取决于公司正试图设计。公司推动的前沿设计经验丰富的芯片制造商的IP有着深刻的理解,物理效果,和制造的可能性。问题是他们是否能获得足够的规模,很可能随着时间的推移,通过多个芯片,导数在7海里收回投资。到目前为止还不清楚的答案。

更清楚的是芯片制造商能否做同样的调整过程和IP可能在前一节点,和成本将在力量方面,性能和产量。这些调整是一种差异化设计,但变得更难在7海里,一切都是一个系统级的决定。

”过去,互连是一个物理设计活动,意义,发现体系结构后,在你做的设计,那么你担心公共汽车或闩,“说Anush莫汉达斯·,NetSpeed营销副总裁。“我们从40到28日,我们意识到我们需要注意这些事情相互通信。因此,它被进入设计阶段。7海里,互联成为不可分割的一部分,你的筹码。”

有关的故事
7纳米光刻技术的选择
准备好Nanoimprint吗?
多波束市场升温
热损坏芯片扩大