中文 英语

线边缘粗糙度(LER)如何影响高级节点的半导体性能?


在高级节点[1]上,BEOL金属线RC延迟已成为限制芯片性能的主要因素。较小的金属线间距需要更窄的线CD和线与线之间的间距,这就引入了更高的金属线电阻和线与线之间的电容。图1演示了这一点,其中显示了不同BEOL金属之间的线电阻与线CD的模拟。即使没有……»阅读更多

超薄氧化铟晶体管的详细射频特性


普渡大学的研究人员发表了一篇题为“具有埋门结构的超薄氧化铟晶体管的创纪录RF性能”的新技术论文,并获得了2022年器件研究会议最佳学生论文奖(DRC 2022于6月举行)。根据普渡大学的新闻稿,“在这项工作中,氧化铟晶体管的射频(RF)性能w…»阅读更多

新材料为新设备打开大门


将二维材料集成到传统半导体制造工艺中,可能是芯片工业历史上最根本的变化之一。虽然在半导体制造中引入任何新材料都会带来痛苦和痛苦,但过渡金属二硫化物(TMDs)支持各种新的器件概念,包括BEOL晶体管和单…»阅读更多

BEOL覆盖和工艺裕度表征的新方法


本文提出了一种新的检测设计(DFI)方法来表征覆盖层。使用设计辅助的电压对比测量,该方法可以在线测试和监测工艺诱导的OVL和CD变化的后端线(BEOL)特征与蚀刻(LELE)模式。而多色图案方案只选取了部分特征进行对齐。»阅读更多

顶部还有很多空间:在低功耗计算应用中想象小型化机电开关


第一代计算机是用机电元件制造的,不同于今天的现代电子系统。艾伦·图灵的密码分析乘法器和康拉德·祖泽的Z2都是在20世纪上半叶发明和建造的,是有史以来最早建造的计算机之一。机电开关和继电器在这些机器中执行逻辑操作。即使在电脑之后……»阅读更多

BEOL集成1.5nm及以上节点


当我们接近1.5nm节点及更远的节点时,新的BEOL器件集成挑战将会出现。这些挑战包括需要更小的金属节距,以及对新工艺流程的支持。工艺修改,以提高钢筋混凝土性能,减少边缘放置误差,并使具有挑战性的制造工艺都是必需的。为了应对这些挑战,我们研究了…»阅读更多

使用ReRAM puf隐藏安全密钥


电阻式RAM和物理不可克隆函数(puf)由于完全不同的原因而受到关注,但当它们结合在一起时,就创造了一种极其安全和廉价的存储身份验证密钥的方式。随着安全问题从单纯的软件转向硬件和软件的结合,芯片制造商和系统公司一直在争先恐后地研究如何防止……»阅读更多

2D半导体取得进展,但进展缓慢


研究人员正在研究未来节点上的各种新材料,但进展仍然缓慢。近年来,二维半导体已成为高比例晶体管通道控制问题的主要潜在解决方案。当设备收缩时,通道厚度应按比例收缩。否则,栅极电容将不足以控制cu的流动。»阅读更多

化学机械平面化过程中图样加载对BEOL产率和可靠性的影响


在许多存储器和逻辑器件的半导体加工过程中,化学机械平面化(CMP)是必不可少的。CMP用于在半导体制造过程中创建平面表面并实现均匀的层厚度,并在下一个加工步骤之前优化设备拓扑。不幸的是,半导体器件经过CMP后,其表面并不均匀,这是由于不同的re…»阅读更多

单片3D DRAM会出现吗?


随着DRAM扩展速度放缓,该行业将需要寻找其他方法来继续推动更多、更便宜的内存。逃避平面缩放限制的最常见方法是在建筑中添加第三个维度。有两种方法可以做到这一点。一个是打包的,这已经发生了。第二种是卖骰子到Z轴,这已经是一个…»阅读更多

←老帖子
Baidu