门全能的计量挑战

对于那些致力于3nm及以上全门fet工艺的代工厂来说，计量是一个主要的挑战。

计量学是测量和表征设备结构的艺术。在每一个新的节点上，测量和表征器件中的结构变得更加困难和昂贵，而新型晶体管的引入使这变得更加困难。尽管gate-all-around场效应晶体管被认为是finfet的进化阶段，性能有所提高，但它们昂贵且难以制造。

任何新技术都容易出现缺陷，而这正是问题所在计量适合。所有设备制造商都使用各种计量设备来查明设备和工艺中的问题，这反过来又提高了产量。

在高级节点，挑战已经增长了一段时间。尖端设备更复杂，功能更小，这使得它们更难测量。芯片制造商需要几种不同的计量工具类型，包括电子束、光学和x射线。不幸的是，没有工具可以处理所有的需求。

转向一种新的晶体管类型带来了更多的挑战。例如，铸造厂正在开发一种名为nanosheet场效应晶体管．与之相关的晶体管称为纳米线。两者都比finfet更复杂，尺寸更小。“我们看到了在第三维度继续推进芯片架构的趋势。我们看到性能更好的新型晶体管。gate -全能是最知名的一款。心理契约．“随着新的芯片技术，我们也有了新材料，这带来了新的挑战。例如，你有钌和钴，以及用于EUV扫描仪的新型电阻。”

考虑到这些问题，全能门需要各种先进的计量工具。总统的特别助理、纽约州立理工学院纳米尺度科学帝国创新教授Alain Diebold说:“制造纳米片和纳米线fet的计量学面临的巨大挑战包括新工艺、次表面3D特征和激进的pitch。”“我们的目标是实现可用于过程监控的非破坏性测量。”

幸运的是，现有的先进计量工具可以全面部署。新的技术也在开发中。但还存在一些空白，填补这些空白的解决方案还没有准备好。此外，所有的工具都很昂贵。

图1:平面晶体管vs finfet vs纳米片FET。来源:三星

测量finFETs
在理解gate-全能和涉及的计量解决方案之前，重要的是要了解计量在当前晶体管类型中是如何演变的，即平面而且finFETs．

一块芯片包含许多晶体管。晶体管的作用类似于设备中的开关，它由源、门和漏组成。在工作中，电流从源流到漏极，流量由栅极控制。

在28nm及以上，芯片由具有大特征的平面晶体管结构组成。为此，计量是一个简单的过程。芯片制造商使用少量计量系统，如cd - sem和椭圆计来测量结构。

临界尺寸扫描电子显微镜(CD-SEM)是晶圆厂的主要计量工具，可对结构进行自上而下的测量。椭圆偏振法利用偏振光来表征结构。

最大的变化发生在20nm，那时平面晶体管撞壁并遇到短通道效应。作为回应，英特尔在2011年转向22纳米的finfet。晶圆代工厂转向16nm/14nm的finfet。

图2:FinFET vs. planar。来源:Lam Research

在finfet中，电流的控制是通过在翅片的三面各安装一个栅极来实现的。“栅极和沟道之间更大的表面积提供了更好的电场控制，从而减少了'关闭'状态下的泄漏，”Lam Research的大学项目主管Nerissa Draeger在一篇博客中说。“结果是晶体管具有更好的性能和更低的功耗。”finfet的制造成本更高，也更难测量，因为它们包含了具有更小特征的三维结构。因此，finfet既需要二维测量，也需要三维测量。

例如，在一个28nm的平面器件中，一个给定的晶体管可能有117nm到120nm的接触栅间距(CPP)和90nm的金属间距，根据维基芯片的说法。CPP是一个关键的晶体管度量，测量源极和漏极接触之间的距离。

相比之下，台积电的7nm finFET具有57nm-64nm的CPP和40nm的金属间距。台积电即将推出的5纳米finFET将采用48纳米CPP和30纳米金属间距。

台积电预计将finFET扩展到3nm，这在晶圆厂提出了几个挑战。在一个简单的finFET工艺中，鳍状结构被处理在基片上使用自对准双/四重(SADP/SAQP)模式过程。每个鳍都有不同的宽度、高度和形状。

有时，这个过程会导致鳍之间的距离发生变化，有时被称为俯仰行走。这可能会影响设备性能。

这反过来又需要更关键的尺寸(CD)测量。平面晶体管需要五到六次测量。finfet需要12个或更多的CD测量，如栅极高度，翅片高度，翅片宽度和侧壁角度。

为此，芯片制造商使用CD计量工具，如CD- sem、光学CD (OCD)系统等。纽约州立大学的迪博尔德说:“文献中关于四倍间隔谱的描述是将散射测量法和CD-SEM结合起来。”“CD-SEM固定了三种不同的间距，并将其输入软件以确定散射测量结果。在此过程中，你还必须做一些基本的瞬变电磁法工作。”

如上所述，cd - sem拍摄自上而下的图像。它还需要一种OCD工具，称为光谱椭偏仪。该工具与一种称为散射测量法的测量技术一起使用。透射电子显微镜(TEM)为该过程生成参考数据。

椭圆计是一种测量薄膜厚度的工具。光谱椭偏仪是一种带有宽带光源的椭偏仪。这两个系统都执行所谓的椭圆偏振法，这是一种非破坏性的、基于模型的技术。椭偏仪并不能测量实际的设备。它测量了一个模仿该设备的结构。

为此，在椭圆计中插入一个样品结构，然后光线击中目标。“通过光学散射测量法，我们可以进行3D设备形状的测量。我们正在研究翅片形状，栅极高度和硅深度。关键是测量关键设备的三维形状，”KLA的产品营销经理Raphael Getin说。

“光谱椭圆偏振法是一种用于研究薄膜厚度、CD和特征形状的光学技术。光谱学指的是在一个波长范围内收集数据，从深紫外(DUV)到IR，”Getin解释道。“用椭圆偏振法，你看到的是光的相变。你用偏振光照射目标。S偏振光垂直于入射面，P偏振光平行于入射面。计量系统正在观察从目标反射的信号如何改变光的偏振。”

该系统使用一种称为散射测量的技术，该技术利用模型库来确定结构的尺寸参数。“宽带光，覆盖波长从DUV到IR，照亮目标或重复的设备结构，”Getin说。“可以从不同的照明角度、不同的目标方向、不同的照明或收集偏振进行各种不同的测量。反射光被收集并输入先进的算法，将信号与基于已知材料特性、薄膜厚度和其他数据创建的模型库进行比较。数据输出显示了模式CD和3D结构的情况，突出了可能影响设备性能的小变化。”

这只是finfet的鳍。在finfet的后续工艺步骤中，芯片制造商还想表征材料、掺杂剂和设备其他部分的组成。

这些步骤需要相同或不同的计量工具。这有助于解释为什么芯片制造商需要十几种计量工具来表征finfet。

公司总裁兼首席执行官Subodh Kulkarni表示:“总的来说，随着过程变得越来越复杂，你就越需要使用这类工具CyberOptics他在最近的一次采访中说。

GAA计量步骤
今天，三星和台积电两家代工厂商将把finFET扩展到5nm节点。但当翅片宽度达到5nm时，finfet就会耗尽蒸汽。

因此，在3nm技术上，三星将在2021/2022年迁移到称为纳米片fet的全能技术。台积电计划将finFET扩展到3nm，并将在稍后推出栅极全能。

与finfet相比，纳米片提供了一些价格/性能上的优势，但在缩放方面只是逐步减少。“从finFET到纳米薄片的转变正在重新定义如何提高计算机功率和更高晶体管密度的新时代。它将改变晶体管的结构，而不是把东西做得更小。布鲁尔科学．

纳米片场效应晶体管是在它的一侧有一个栅极包裹的finFET。纳米片由几个独立的水平薄片或薄片组成，这些薄片垂直堆叠。每张纸组成一个通道。

每个薄片周围都有一个栅极，形成一个栅极全能晶体管。纳米片提供了更好的性能和更少的泄漏，因为电流的控制是在结构的四个侧面完成的。

在纳米片的生产中，芯片制造商将部署许多用于7nm/5nm finfet的现有工具，例如极端的紫外线(EUV)光刻。KLA的Getin说:“虽然栅极全能的关键尺寸与finFET相似，但晶体管形成的几个步骤增加了额外的工艺和测量复杂性。”

纳米片的制备过程首先是在基板上形成超晶格结构。外延工具在衬底上沉积硅锗(SiGe)和硅交替层。堆栈由三层SiGe和三层硅组成。

纳米片的宽度从12纳米到16纳米，厚度为5纳米。每一层都必须精确。获得准确的测量和区分硅和SiGe是至关重要的。

为此，芯片制造商可能会使用椭圆偏振法和/或x射线测量法。“对于椭圆仪来说，这是一个相对简单的测量方法，尽管这里有很薄的层。10纳米以下的薄膜堆叠是椭圆偏振的标准，”Onto Innovation的首席技术专家Nick Keller说。“你可以测量重复的层，你甚至可以用一个好的模型来测量SiGe层中的锗百分比，这个模型可以跟踪带结构中临界点的运动，这些临界点随着锗的掺入而红移。”

此外，还使用了两种x射线计量类型- x射线反射率(XRR)和高分辨率x射线衍射(HRXRD)。XRR处理薄膜测量，而HRXRD表征单晶薄膜材料。

布鲁克公司产品管理总监保罗•瑞安表示:“这是一种复杂的外延结构，非常适合x射线计量。”“由于结构的复杂性，有许多相似但不相同的层，仅使用单一测量的传统方法无法提供所需的精度和精度。然而，通过XRR和HRXRD的组合，可以提取出单个层的厚度和SiGe成分。”

然后，在纳米片流中，下一步是在超晶格结构中创建鳍片。为此，鳍是有图案和蚀刻的。

这需要精确的cd和良好的控制。为此，芯片制造商可能会使用OCD和散射测量法。这可能需要更多的测量。

“蚀刻和应力源沉积会导致鳍片中的应力释放，这可以用HRXRD互反空间映射来描述，”Ryan说。“这是一项研发测量。”

越来越难的步骤
接下来是纳米薄片中比较困难的一步——内部间隔的形成。为此，使用横向选择性蚀刻工艺(有时称为空腔蚀刻)，在超晶格结构中SiGe层的外部部分略微凹陷。

这在SiGe层中创建了间隔层。最终，间隔层被介电材料填充，这降低了栅极到源极/漏极的寄生电容。

横向蚀刻工艺要求在不损坏结构其他部分的情况下进行精确控制。它还需要精确测量SiGe层中的间隔。KLA的Getin说:“如果GAA的间隔器和间隔器的嵌入方式与finfet相同，光学计量学将很好地用于测量。”“如果这些特征不是以相同的方式蚀刻，那么目前的光学测量解决方案可能还不够。该行业将需要考虑利用不同照明源、额外的测量技术和/或先进的人工智能算法的计量解决方案。”

在一种可能的解决方案中，Onto, SUNY和TEL最近发表了一篇关于在腔蚀刻过程中表征纳米线测试结构的非破坏性方法的论文。供应商使用一种称为米勒矩阵光谱椭圆偏振(MMSE)的散射测量技术。

光谱椭偏仪提供两个参数。相反，MMSE向用户提供16条信息。“在传统的椭圆偏振仪中，你只测量反射光的平行偏振分量的反射。你也可以测量入射光中垂直部分的量它被反射并被观察为垂直偏振光。对于许多样品，特别是许多典型的3D结构，都会发生交叉偏振光散射，”纽约州立大学的Diebold解释道。“有了穆勒矩阵的能力，你不仅可以得到交叉偏振光散射，还可以包括你正在观察的光栅缺陷的影响。例如，它可能有侧壁粗糙度或不完美的图案。它也可能有缺陷。当你使用穆勒矩阵方法时，所有这些都会被发现。”

MMSE很有效，而且速度很快，但是在最激进的球场上有一些挑战。因此，在研发方面，该行业正在寻找其他解决方案。

例如，Onto、NIST、SUNY和TEL使用称为临界维小角度x射线散射(CD-SAXS)的x射线计量技术，给出了一些具有相同结构和过程的结果。CD-SAXS使用小光束大小的可变角度透射散射来提供测量。

纽约州立大学研究生兼研究助理Madhulika Korde说:“通过使用CD-SAXS测量，我们已经能够实现结构模型，并区分选择性蚀刻量的微小差异。”“我们的数据表明，CD-SAXS对纳米线测试结构的腔蚀工艺非常敏感。这是因为随着蚀刻量的增加，站立的硅纳米片和空气之间的对比越来越大，空气现在在蚀刻硅锗产生的空腔中。由于这种对比，我们能够更准确地建模结构，并提取空腔蚀刻信息。”

CD-SAXS是一个缓慢而昂贵的过程，到目前为止它还没有准备好。这就是CD-SAXS留在实验室而不是工厂的原因。“CD-SAXS为您提供了惊人的配置文件。因为它可以穿透衬底，所以你可以看到不同材料的层，”VLSI研究公司首席执行官Dan Hutcheson说。“这是一种像光学散射测量法一样的散射测量技术，但速度很慢。”

然后，在纳米片流中，形成源/漏。在此之后，使用蚀刻工艺去除超晶格结构中的SiGe层。剩下的是硅基层或薄片，它们组成了通道。

测量纳米片是很困难的。KLA的Getin说:“在栅极全能方面的重大计量变化将要求在z方向上表征纳米片，因为单个片的最弱部分将决定整个晶体管的电性能。”“光学CD计量将为晶圆厂工程师提供堆叠纳米片的平均值。挑战在于提供单个纳米片的尺寸信息，这将需要光学技术的创新以及机器学习或人工智能算法的使用。”

下一步是更换金属门(RMG)工艺。Nova公司战略营销高级总监Kavita Shah表示:“与finFET多vt工艺类似，用于纳米片的RMG模块由多个沉积、扩散、退火和剥离步骤组成，以实现所需的堆叠工作功能。”“光学技术在这种厚度范围内缺乏灵敏度，而额外的薄膜特性，如粗糙度，会进一步混淆光学测量结果。”

这就是x射线光电子能谱(XPS)技术的用武之地。“XPS是一种表面敏感的定量光谱技术，用于测量薄膜的元素组成。这项技术提供了有关存在于薄膜或复杂堆栈中的元素的化学状态和电子状态的信息，”Shah说。

XPS是纳米片流程中这一步的理想选择。“客户使用内联XPS来控制性能关键的高k和工作功能金属堆叠，作为集成工艺模块的一部分。通常情况下，要求是控制单个薄膜和各种材料的厚度和化学计量，其厚度范围为2Å-15Å。”Shah说。

然后，在工艺流程中，在结构中沉积高k/金属栅材料。最后，铜相互连接形成，形成纳米片。

结论
在gate-全能中，还有其他流程步骤。在大多数情况下，计量解决方案是现成的，尽管有一些问号。

或许最大的问题是，该行业何时会转向全方位服务。目前还不清楚。根据过去的事件，这可能需要比预期更长的时间。

有关的故事

战争开始

转向GAA fet

5/3nm工艺的可靠性挑战与日俱增