中文 英语

计量选择随着设备需求的变化而增加


半导体晶圆厂正在采取“全员参与”的方法来解决棘手的计量和良率管理挑战,结合工具、工艺和其他技术,因为芯片行业在前端向纳米片晶体管过渡,后端向异构集成过渡。光学和电子束工具正在扩展,而x射线检查正在增加。»阅读更多

高NA EUVL薄阻的计量


高数值孔径极紫外光刻(high NA EUVL)的诸多限制之一与阻光剂厚度有关。事实上,从当前的0.33NA转移到0.55NA(高NA)的后果之一是焦点深度(DOF)的降低。此外,当抗蚀剂特征线缩小到8纳米半间距时,必须限制纵横比以避免图案崩溃。T…»阅读更多

用AFMs进行埃级测量


原子力显微镜(AFM)市场的竞争正在升温,几家供应商正在推出新的AFM系统,以解决包装、半导体和其他领域的各种计量挑战。AFM是一个小而发展的领域,它涉及一个独立的系统,可以提供低至埃级的结构表面测量。1埃= 0…»阅读更多

发现,预测EUV随机缺陷


几家供应商正在推出下一代检测系统和软件,用于定位极紫外(EUV)光刻工艺引起的芯片缺陷问题。每种缺陷检测技术都涉及各种权衡。但是在fab中使用一个或多个是必要的。最终,这些由EUV引起的所谓随机诱导缺陷会影响性能。»阅读更多

生产时间:11月9日


Paul Scherrer研究所(PSI)开发了一种用于扫描电子显微镜(SEM)应用的开源软件技术。该技术主要用于EUV抗辐射计量。这项技术被称为SMILE (SEM- measured Image Lines Estimator),是一项开源软件技术,它可以表征SEM中的线条和空间模式。SMILE用于…»阅读更多

加快研发计量进程


几家芯片制造商正在对表征/计量实验室进行一些重大改变,在该小组中添加更多类似晶圆厂的流程,以帮助加快芯片开发时间。表征/计量实验室通常不为人知,是一个与研发组织和晶圆厂合作的小组。表征实验室参与了下一代的早期分析工作。»阅读更多

门全能的计量挑战


对于那些致力于3nm及以上全门fet工艺的代工厂来说,计量是一个主要的挑战。计量学是测量和表征设备结构的艺术。在每一个新的节点上,测量和表征器件中的结构变得更加困难和昂贵,而新型晶体管的引入使这变得更加困难。电动汽车……»阅读更多

制造3nm及以上的芯片


一些代工厂开始在研发中增加3nm的新5nm工艺。最大的问题是在那之后会发生什么。2nm及以上节点的工作正在顺利进行,但仍存在许多挑战以及一些不确定性。已经有迹象表明,由于各种技术问题,晶圆代工厂已经将3nm的生产计划推迟了几个月。»阅读更多

ML在集成电路制造中的应用方式和位置


《半导体工程》杂志与Imec先进光刻项目主管Kurt Ronse坐下来讨论了机器学习在半导体制造中的问题和挑战;Onto Innovation市场营销高级总监郝宇东;Mycronic的数据科学家Romain Roux;以及D2S首席执行官藤村昭。以下是那次谈话的节选。第一部分…»阅读更多

一周回顾:制造,测试


在SPIE先进光刻会议上,Lam Research公司介绍了一种用于极紫外(EUV)光刻的新型干阻技术。干式抗蚀剂技术是一种沉积和开发EUV抗蚀剂的新方法。这是一种具有交替成分和机理的干沉积技术。通过结合Lam的沉积和蚀刻工艺专业知识,与ASML的合作伙伴关系…»阅读更多

←老帖子
Baidu