制造、包装和开发工具总是赢得了IC的比例固定收入,但这可能会改变。
EDA收入一直是一个相当恒定的比例半导体收入,但这可能会改变在2019年。
与新客户创造需求,一些传统的客户将焦点从高级节点,各个分支的EDA工具行业可能解决棘手的技术问题。集成电路制造、包装和开发工具都是找到新的方法来处理压力,人工智能、自动化和安全系统。但这对EDA甜点最后多长时间?
EDA收入持续半导体收入的2%,沃利莱茵河退休的首席执行官导师,西门子业务多次表示,记录在案。现在他看到越来越多的EDA的馅饼。“EDA收入增长仍然是非常强大的,由新企业进入世界集成电路设计,如谷歌、Facebook、亚马逊、阿里巴巴等,以及汽车系统和Tier1公司,以及大量的新AI-driven王智立初创企业,”莱茵说。“既然设计活动之前半导体收入增长,我们预计2019年EDA公司表现强劲。”
此外,其中的几个新进入者不希望赚钱硅本身,而是来自硅启用的服务。设计投机是捡的,所有的设计开始需要工具即使他们不导致盈利的硅。同时,风险资本开始流入的设计世界。
这表明短期增加EDA收入的百分比。“ASIC回来了”,宣称Chi-Ping Hsu)执行顾问阿凡达集成系统。”更多的可用的ip和EDA自动化,将会有新的垂直整合,自动化平台解决方案来减少ASIC设计的努力和成本。大型ASSP公司,除了大容量ASSP,将积极参与ASIC设计利用IPs和领域知识。与此同时,许多独立和铸造分厂设计服务公司将茁壮成长的新浪潮系统客户想通过自己的asic系统区分。”
这些芯片可能略有不同的妆。“我们将看到一个使用ASIC的平台开源内核和语言和嵌入式fpga处理的需要可定制性以及reprogrammability”Ranjit说Adhikary,负责营销的副总裁ClioSoft。”应用程序,如人工智能、自动驾驶和工业自动化,实现边缘时,需要高性能与低延迟和低功率使用响应实时变化的条件。学习能力,评估和适应不断变化的场景需要重新编程的能力和将协助压低产品成本。”
这个行业有了一个新的组件提供足够的可编程性。说:“嵌入式FPGA将进入主流杰夫•泰特的首席执行官Flex Logix。“更大公司将宣布eFPGA的许可和使用范围广泛的无线芯片的航空网络。eFPGA将继续稳步增加可用性跨流程节点和铸造厂。”
Adhikary表示同意。“解决方案使用嵌入式fpga处理asic的顽固问题通过启用新产品之间实现平衡性能和reprogrammability然而提供真实的机器学习系统的性能要求。”
其中一些是因为新的细分市场。“几年前,SoC (SoC)架构都集中在智能手机和平板电脑,”塞吉奥Marchese说,技术营销经理OneSpin解决方案。“今天的尖端AI-centric设计包括嵌入式FPGA结构以及软件可编程处理引擎。我们预计几个家庭这样的设备。”
图1:增长段。来源:ESD联盟海量存储系统(MSS)中
生产的变化
这增加的设计开始可能不遵循传统的利用最新的流程节点的路径。“如果智能手机销量继续下滑,先进的晶片消耗的数量将会减少,”汤姆Wong说,营销总监,设计IP节奏。”,而这可能会导致更多7纳米晶片被用于其他客户,很少有应用程序可以使用晶片需求相当于每年5000万芯片。这种现象可能减缓需要快速过渡到5海里,会有足够的能力在7海里。”
此外,额外的工厂能力可以从cryptocurrencies暴跌。(见相关的故事,主要是芯片乐观的前景。)
新包装技术开始看起来更有吸引力。“有趣的发展是,虽然每个人都继续沿着熟悉的路,提高工艺技术,他们得到的,不是那么容易了,”托马斯·Uhrmann说,业务发展总监电动汽车集团。“现在我们看到不同的路径走向未来。它不再仅仅是芯片级。我们将看到的主要好处是在系统水平。整个供应链优化本身成本较低的主流。”
虽然大多数的先进包装到目前为止扇出,system-in-package和2.5 d,全3 d集成是开始。”3 d-ic和其他先进的包装技术将起飞,”威尔伯罗说,节奏。“成本下降和研究上加大创新包装技术。几乎所有的组合叠加(并排,垂直)将被利用。”
这将产生重大影响的设计流程。“选择组装和包装的爆炸半导体IC铸造厂和提供OSATs系统架构师需要做更多的预先设计探索和权衡之前最后一个架构芯片和包,”约翰说公园,集成电路包装和产品管理总监在节奏的跨平台解决方案。“系统架构师将EDA工具,帮助他们更容易地探索物理,电气和热设计选项和系统级变异。”
新类可能需要的工具,。“结构电子,也称为三维电子、集成电路和分立电子元器件到3 d结构,”丹Fernsebner解释说,产品营销组节奏PCB和集成电路包装主管。“电子产品延伸到三维空间提供了一个新维度的设计,简化了电气和机械装配和提供更高可靠性由于少对水分的敏感性,振动和温度差异。这些优势是推动行业需要采用结构电子,但它被抵消了缺乏支持电气CAD软件三维设计。设计能力的增强将需要一个完整的3 d电气设计环境与路线和地点的能力组件在任何表面或内部的三维结构,增强制造业输出理解三维制造、新设计规则检查。”
包装需要变得更正式。“当设计一个集成电路,这几乎是闻所未闻的开始过程没有参考流和流程设计工具,“说公园。“然而,包装设计师每年成千上万的设计没有带出来。集成电路晶圆代工厂,扩大他们的产品包括先进的包装技术。为他们的客户提供参考流和此后是一种自然的进展。这使得OSATs施加压力,现在提供更复杂的包装解决方案,为他们的客户提供相同级别的参考材料。这将大大受益半导体封装社区。”
底线,根据公园”,是半导体封装将经历重大拐点与3 d IC。预计在2019年的开始。”
这并不意味着铸造厂静止过程技术,然而。“铸造厂是更好的性能改进的一些老技术,“说Navraj Nandra,产品营销解决方案集团高级主管Synopsys对此。“40 nm已有10年,但今天这一过程看起来非常不同,因为他们增加了超低功率设备很厚的氧化物,他们增加了嵌入式flash技术。这改变了香料模型,它改变了晶体管的行为,和十年前开发的IP需要刷新。”
它将使动荡时期。“半导体和相邻行业将继续经历2019年前所未有的整合,改变供应链动力学开放大门新玩家随着行业从整体到广泛的设备,将创新五年前闻所未闻的,”鲍勃·史密斯说,执行主任ESD联盟半战略协会合作伙伴。”这一创新是不可能没有系统设计的生态系统,现在坚定地建立本身作为一个重要的贡献者半导体流过全球行业协会的努力。”
IP的影响
新市场,包装和商业因素迫使IP工业改变。“2019年,RISC-V将与许多实际半导体跨越鸿沟的商业项目采用开放的指令集,”戴夫Kelf说CMOBreker验证系统。“这将是这个行业最破坏性的力量将经历许多年。处理器IP公司将无法有效地扩展指令集处理器市场反应将会不知所措。许多工具,设计流和IP将从许多sources-except大公司,宣布将会引人注目,因为他们试图找出他们的策略。”
开源硬件和软件可能对IP世界有很大的影响。“我们一直遵循RISC-V快速进化的生态系统,相信2019年将它爆炸,“OneSpin的Marchese说。”一个惊人数量的公司正在做自己的处理器设计,但显然会有一些强大的IP选项对于那些想买而不是构建。工具和服务的生态系统将提供许多机会来验证这种新的指令集架构(ISA),包括使用正式的技术。”
RISC-V不是静止的。“有足够完整,试行新特性将在2019年开始,“说Krste Asanovic,加州大学伯克利分校教授、首席架构师SiFive。“这包括向量扩展,虚拟机监控程序,我们也在研究DSP扩展。现在他们被定义在明年他们将实现和潜在的批准。”
工作仍然需要完成的生态系统,但进展迅速。“很多钱是进入RISC-V。很多人想要更高的性能处理器和软件社区兴奋地做到这一点,“Asanovic补充道。
市场驱动的变化也是影响连接的IP。“将会有新的缓存一致性要求,CCIX的延迟,更多的关注这些接口尤其是当你添加存储元素,“Nandra说。“将会有更多的PCI Express Gen5高端毫升芯片中实现,我推测LPDDR5会发现汽车的关键驱动因素。你将会看到更多的3 d或2.5 d型包装。人叠加DRAM使用tsv增加的DDR能力,将继续下去。你会看到多个堆叠HBM2记忆。有很多更多的表现在cars-both正面和镜子所取代。这使得新需求显示。MIPI PHY控制器IP是很重要的。”
和更多的IP和更广泛的需求,跟踪一切都变得更为重要。“设计公司将寻求更好的利用他们的内部ip设计,跟踪他们的使用和更好地保护它们,”Adhikary补充道。“他们将寻找IP管理解决方案可以管理一个复杂的矩阵信息的IP如铸造、流程节点,此后的版本,修改,硅证明,设计视图,和并不依赖于任何数据管理解决方案”。
对工具和流动的影响
有这么多的变化的生态系统,工具发展的要求。“什么是令人兴奋和具有挑战性的EDA开发尖端的解决方案需要解决新兴半导体设计技术要求,”莱茵说。”的出现,这些包括新的计算架构光子学,石印复杂性的增加EUV和其他技术,更复杂的包装,和大规模增加数据。”
莱茵还指出继续合并域。“嵌入式软件、机械、印刷电路板、包装、电气互连、网络(访问内部网)和安全的只是几个领域需要更紧密的工作在一起更加集成的方式。不断增加的复杂性也使得每个域的要求更高,推动新材料和方法各自的领域。”
这些变化影响验证。“新芯片针对人工智能,深度学习和机器学习,5 g无线应用程序,和RISC-V将会见了从半导体设计验证公司新闻回应新的工具,技术和方法,”米歇尔•Ligthart说,总统和首席运营官Verific设计自动化。
正式近年来一直在进步。“FPGA正式等价性检查从RTL编程比特流将成为绝对必要,“Marchese说。“FPGA供应商继续开发更激进的优化,以满足要求,性能和面积(PPA)的目标。需要连续的等价性检验来验证这些设计转换。硅信任日益增长的重要性也将司机的使用等价性检查以确保没有介绍了木马。”
2018年是重要的一年便携式刺激(PS)。“虽然没有修订标准的2019年,将会有一个风潮的新需求随着公司获得使用经验,“Kelf说。“希望看到应用程序和库涌现了许多目的,标准设计流程和更高级的应用,如安全性和安全。”
采用将继续下去。“PS的能力来描述复杂系统行为使左移位系统级的测试用例不需要一个完整的生产软件栈,”拉里悟道指出,产品管理和营销主管节奏。“PS将使新方法扩展UVM通过简化的testbench,使可移植性的基于事务的仿真验证,仿真和原型,并提供从空心平稳过渡为核心的测试。”
但它可能是安全,迫使大多数更改验证流程。“工具有可能发挥更大的作用在预防和控制安全攻击,“Marchese说。“2019年,我们希望看到许多初创公司和一些行业人士建立了这一挑战。安全的重要性将增长和进步实现平等与安全。”
将工具移动到云计算的2018年是一个巨大的推动。“更多的中小企业将开始使用云设计asic而不是投资于自己的IT基础设施,“Adhikary说。”而不是使用EDA公司提供的云服务,他们坚持只使用来自一个公司,他们将制定他们自己的解决方案,可以使用最佳工具。会有增长的软件定义数据管理基础设施解决方案,帮助无缝、高效管理的动态,cloud-integrated工作流。这些解决方案将提供必要的架构来扩大和加速的IT基础设施,通过促进高效数据访问在云和混合云之间。”
2019需要的灵活性在整个生态系统。“新年的承诺是一个挑战,也是十分有益的半导体产业,”莱茵说。“人工智能和机器学习领域特定的处理器蕴含着巨大的希望,但是需要新的EDA能力和解决方案。我们期待与半导体设计师做一个成功的2019年。”
有关的故事
|
|
|
|
|
|
|
|
留下一个回复