中文 英语

利用Stratus HLS加速算法向硅的开发


人工智能(AI)和数字信号处理(DSP)应用需求的增长,加上半导体工艺技术的进步,推动了越来越密集的soc。这些复杂的soc进一步挑战了设计团队在紧迫的上市时间内满足性能、功耗和面积(PPA)目标的能力。我们需要自动化和有针对性的解决方案,以高效…»了解更多

用于低功耗芯片SoC设计的全数字mdl快速锁时钟发生器


韩国首尔弘益大学的研究人员发表了一篇题为“用于节能芯片系统的快速锁定全数字时钟发生器”的新技术论文。“提出了一种全数字时钟倍频器,它可以为节能的基于芯片的系统级芯片(SoC)设计提供出色的锁定时间。所提出的体系结构是基于全数字…»了解更多

为SoC增加差异化价值并缩短IP集成时间


在最高效的SoC设计过程中,半导体公司设计自己的、差异化的IP模块,获取高质量的第三方IP,以SoC优化的方式配置它,并将所有模块集成到时钟、电压电源、片上缓冲存储器或寄存器和测试电路的SoC基础设施中。SoC设计团队定义并驱动SoC特定的实现……»了解更多

我的SoC设计何时需要NoC?


除了最简单的产品外,几乎所有现代片上系统(SoC)设备都将利用片上网络(NoC)实现其片上通信。一些人质疑是否有必要使用NoC,或者更基本的方法是否足够。SoC是什么?SoC是集成电路(IC),集成了大多数或所有…»了解更多

使用经过硅验证的RT-660信任根,超越信任根的测量要求


不断发展的技术格局和系统的安全要求给器件和硅制造商带来了许多挑战。这一点在数据中心体现得最为明显。Rambus很早就认识到数据中心安全设计的必要性,本白皮书中讨论的Caliptra计划是朝着广泛采用信任根设计迈出的受欢迎的一步。»了解更多

芯片上功率分布建模在7nm以下变得至关重要


在每个新节点和3d - ic中,soc中的功率分布建模变得越来越重要,其中涉及功率的公差要严格得多,任何错误都可能导致功能故障。在有更多金属的成熟节点,电力问题仍然很少见。但在高级节点上,芯片以更高的频率运行,仍然消耗相同或更大的功率……»了解更多

SoC时代更快、更智能的LVS


现代片上系统(SoC)器件的开发是一个漫长而极其复杂的过程。设计团队依靠大量的工具、技术和方法来完成工作。鉴于硅技术和设计架构的不断进步,这些工具处于不断发展的状态。逻辑与原理图(LVS)检查就是其中一种工具。这是伯爵…»了解更多

用UVM高效验证混合信号系列IP


接口IP是片上系统(SoC)的一个组成部分,包括移动、汽车或网络应用,主要用于在主机和设备之间通过物理介质传输数据。IP的混合信号特性使验证成为一项具有挑战性的任务,需要对数字和模拟部分进行特殊考虑。本文介绍了一种鲁棒混合信号控制系统。»了解更多

SoC时代更快、更智能的LVS


现代片上系统(SoC)器件的开发是一个漫长而极其复杂的过程。设计团队依靠大量的工具、技术和方法来完成工作。鉴于硅技术和设计架构的不断进步,这些工具处于不断发展的状态。逻辑与原理图(LVS)检查就是其中一种工具。这是伯爵…»了解更多

FPGA加速器的设计


这篇题为“基于fpga的加速器的高级综合硬件设计:模型、方法和框架”的研究论文由意大利的里雅斯特大学、阿根廷的圣路易斯国立大学和意大利的Abdus Salam国际理论物理中心的研究人员发表。根据论文的摘要,“本文提出了一项调查……»了解更多

←旧帖
Baidu