中文 英语

你确定你的RISC-V RTL没有任何惊喜吗?


考虑到RISC-V RTL设计的相对新颖性和复杂性,无论你是购买商业支持的核心,还是下载流行的开源产品,都有微小但非零的风险,让你的最终产品不被发现。按照概率从高到低的顺序,考虑:存在一个奇怪但完全可能的极端情况的bug。»阅读更多

使用符号模拟进行SRAM冗余修复验证


非常深亚微米技术的创新,例如三维FinFET晶体管结构的出现,促进了在片上系统(SoC)设计中实现非常大的嵌入式SRAM存储器,以至于它们占据了大部分芯片芯片区域。为了在最小的芯片面积上获得最大的内存容量,SRAM位单元以最小的可能性设计。»阅读更多

Bug打猎!在正式的报道关闭上螺旋式上升


许多公司已经使用正式验证来验证复杂的soc和安全关键设计。使用形式化验证来确认设计功能并发现功能缺陷正成为一种有效的验证方法。虽然形式化验证不能在SoC级别处理设计的复杂性,但它是一种有效的验证工具。»阅读更多

应对市场变化


回到我在EDA开发的日子里,我被克莱顿·克里斯滕森(Clayton Christensen)发表的《创新者的困境》(the Innovators Dilemma)所吸引。他成功地将颠覆性创新的理念引入了科技界。其中一个重要的收获是,你应该一直努力让你自己的成功产品变得多余,否则别人会为你做这件事。我用过的一个工具…»阅读更多

渗透之路


它的发生。有些人可能会猜测,随着西门子对OneSpin的收购,OneSpin用户组会议(通常被称为Osmosis)将正式(双关语)纳入更大的西门子活动。好吧,我在这里告诉你,渗透法已经正式上书,并将继续专注于正式验证的特定领域。这个小组一直在……»阅读更多

在今年的Osmosis用户组中深入研究硬件安全验证


几个月来,我们一直在讨论如何成功验证设计以避免安全弱点和漏洞。在即将到来的Osmosis (OneSpin解决方案,创新和战略会议)用户组活动中,与会者将听到我们最热心的用户之一的第一手信息,他们如何能够确保他们的硬件设计。为期两天,11月3日和4日的虚拟活动…»阅读更多

减轻早期错误检测的负担


集成电路设计人员承受着持续不断的压力,他们必须交付无bug的代码,以满足越来越严格的要求。众所周知,在开发过程的早期发现的错误越多,开发工作就会越快、越容易。然而,早期的漏洞检测需要设计师承担繁重的验证开销,这可能会影响设计过程……»阅读更多

正式验证SystemC/ c++设计


我们看到越来越多的设计使用了SystemC/ c++。这并不奇怪,因为在许多大型半导体和电子系统公司,已经出现了特定的使用模型,以推动工程团队之间的共同设计流程,从而采用高级合成(HLS)。这些HLS工具是快速生成设计组件的流行方法……»阅读更多

ISO 26262故障运动关闭的三步


汽车集成电路的复杂性持续呈指数级增长,即使是最资深的团队也面临着向市场推出创新产品的挑战,同时确保产品在使用寿命内的安全性。这就是安全性验证的目的。它的主要目标是了解安全架构是否足以防止来自violati的随机故障。»阅读更多

FPGA验证工作和技术采用的趋势


我们对大局、背景、历史和未来趋势了解得越多,或者对其他人如何做我们所做的事情了解得越多,我们就能更有效、更成功地完成特定的工作。这一观点也为EDA行业提供了如何最好地协助和维持FPGA和ASIC工程社区的需求的信息。提供这类信息是我们…»阅读更多

←老帖子
Baidu