约瑟夫·于佩西三世

(所有的帖子)
Joe hupsey III是Siemens EDA设计与验证技术产品管理团队的一员;他在加州硅谷的西门子办公室工作，负责自动化应用程序和高级属性检查的正式产品线。在加入西门子之前，hupsey曾在多家电子设计自动化(EDA)公司担任产品管理和市场营销职务，产品涵盖硬件和软件功能验证的多个方面。在进入市场营销之前，他曾担任FPGA设计、FPGA和ASIC的EDA工具以及ASIC验证的电气工程师。乔的教育背景包括BSEE, MSEE和康奈尔大学在伊萨卡，纽约的工商管理硕士学位。

作者最新文章

正式验证确保毅力号探测器安全登陆火星

通过约瑟夫·于佩西三世- 2022年4月28日-意见:0

航天器在火星上的任何地方安全着陆都是一项复杂、高风险的挑战。更糟糕的是，地球上最具科学意义的地区被巨石、沟渠和高高的悬崖保护着——这些陆地构造不太欢迎车辆。“毅力”号火星探测器的着陆点:杰泽罗陨石坑就是这样一个例子。不是e…»阅读更多

你确定你的RISC-V RTL没有任何惊喜吗?

通过约瑟夫·于佩西三世- 2022年2月3日-评论:0

考虑到RISC-V RTL设计的相对新颖性和复杂性，无论你是购买商业支持的核心，还是下载流行的开源产品，都有微小但非零的风险，让你的最终产品不被发现。按照概率从高到低的顺序，考虑:存在一个奇怪但完全可能的极端情况的bug。»阅读更多

即使你做的是对的，事情还是出了问题

通过约瑟夫·于佩西三世- 2015年5月28日-意见:0

作者:库尔特·塔卡拉和乔·胡佩西保留。换档器水平。动态电压缩放。通过添加所有这些电源控制逻辑，我正在做所有正确的事情来减少我的设计的功耗。但由于这种新的低功耗电路，我看到了新的时钟域交叉(CDC)问题，使我的设计做了所有错误的事情;还有我那可靠的……»阅读更多

用户案例研究

通过约瑟夫·于佩西三世- 2014年11月6日-评论:0

当一个SoC(即所有SoC)中使用多个时钟时，来自时钟域交叉(CDC)的错误风险(信号(或信号组)在一个时钟域生成并在另一个时钟域消耗)是非常高的。不幸的是，CDC漏洞几乎不可能用传统的模拟方法捕捉到。因此，它们经常会逃到硅中。调试它们…»阅读更多

用户案例研究:使用形式化验证低功耗功能并消除不需要的“x”

通过约瑟夫·于佩西三世- 2014年4月10日-评论:3

我们当中的愤世嫉俗者可能会争辩说，能源行业增加低功耗电路是一个聪明的方案，目的是使低功耗验证所消耗的电量与最终用户使用所节省的电量相等。就好像现代SoC验证还不够具有挑战性一样，低功耗的添加可能会产生即使是编写得最好的UVM测试台也无法逃脱的极端情况。印第安纳州……»阅读更多

正式验证SoC设计的安全方面

通过约瑟夫·于佩西三世- 2014年3月13日-意见:0

[youtube视频= e4SdOY3HUtU]»阅读更多

正式的另一面

通过约瑟夫·于佩西三世- 2014年2月13日-评论

很自然地，我们认为形式分析是一种无情有效的错误猎手和验证工具。但是，正如Homayoon Akhiani在Jasper用户组(JUG)会议上提出的以下案例研究所示，客户正在使用这种方法来提高其SoC的性能，而这种方式对于部件的最终用户来说是非常明显的。这种明显的改善——在这种情况下，是最小化……»阅读更多

用户案例研究

通过约瑟夫·于佩西三世- 2013年11月8日-评论:0

在之前的文章中，我已经写过关于正式验证使用Jasper的低功耗验证应用程序添加低功耗控制电路的影响的一般内容。在10月22日最近的Jasper用户组会议上，介绍了在stmicroelectronics印度研发中心使用该应用程序的真实案例研究。以下是这篇论文的一些亮点:问题中的DUT: AR…»阅读更多