FPGA验证工作和技术采用的趋势

我们对大局、背景、历史和未来趋势了解得越多，或者对其他人如何做我们所做的事情了解得越多，我们就能更有效、更成功地完成特定的工作。这一观点也为EDA行业提供了如何最好地协助和维持FPGA和ASIC工程社区的需求的信息。

提供这类信息是我们每两年进行一次全球威尔逊研究集团功能验证研究的原因。关于我们的发现和数据分析的完整报告包含在西门子EDA(西门子数字工业软件的一部分)提供的两份白皮书中。这些论文的重点在本出版物中列出，作为威尔逊研究集团2020年研究四部分系列的一部分。

fpga的复杂性最近已经增长到与当今许多IC/ASIC设计相当的程度。在这个无偏见的调查中，我们量化了这种日益增长的复杂性在验证有效性和努力方面的影响。在第一篇文章中，FPGA复杂性下的验证有效性，我们分享了我们在FPGA验证有效性方面的发现。在本文中，我们将更深入地研究与验证工作和验证技术采用相关的FPGA趋势。在第三和第四篇文章转向ASIC市场之前，我们将以我们对FPGA市场各个方面的一些观察作为结束。

验证工作量大

对于这个问题没有简单的答案，“在您的上一个项目中，在验证上花费了多少精力?”为了尝试评估在验证中花费的工作，让我们从一个数据点开始:在验证中花费的总项目时间。

图1显示了用于验证的FPGA项目总时间的百分比。在这幅图中你可以看到两个极端。一般来说，在验证上花费很少时间的团队通常使用大量现有的预先验证的设计IP进行设计，这些IP被集成以创建新产品。在另一个极端，在验证上花费大量时间的项目通常有很高比例的新开发的设计IP必须进行验证。

图1:用于验证的FPGA项目时间占比。

总体而言，我们发现2014年至2020年期间用于验证的FPGA项目时间的平均百分比有所增加。这是日益增长的设计和验证复杂性的一个指标。

也许当今最大的挑战之一是控制成本和工程人员数量，这意味着确定可以提高生产力的FPGA设计和验证解决方案。为了说明提高生产力的需要，我们讨论了增加工程人员数量的趋势。图2显示了在一个项目中工作的FPGA工程师的平均峰值数量。

图2:一个项目中FPGA工程师的平均峰值数量。

2012年至2020年期间，FPGA设计工程师的需求平均年复合增长率约为1.5%，而FPGA验证工程师的需求年复合增长率为5.5%。值得注意的是，在2007年至2014年期间，IC/ASIC市场经历了与验证工程师相关的类似增长需求，以解决日益增长的验证复杂性。

但是验证工程师并不是参与验证过程的唯一项目涉众。设计工程师在验证上也花费了大量的时间，如图3所示。

图3:FPGA设计工程师花时间的地方。

2020年，设计工程师平均花费53%的时间参与设计活动，47%的时间用于验证。然而，与2014年和2016年相比，数据表明，FPGA设计工程师现在花在验证任务上的时间略少。这一趋势有两个原因。首先，许多FPGA项目在他们的团队中增加了验证工程师，这意味着设计工程师可以将大部分精力集中在设计上。其次，总体而言，越来越多的人采用更大、更复杂的fpga，这增加了设计工程师的工作量。

图4显示了验证工程师花费时间(平均)的地方。总体而言，2014年至2020年期间FPGA结果没有统计上的显著变化。

图4:FPGA验证工程师花费时间的地方。

我们的研究发现，FPGA验证工程师花在调试上的时间比花在任何其他活动上的时间都多。从管理的角度来看，当基于以前项目的数据来规划未来项目的工作和进度时，这可能是一个重大的挑战，因为调试是不可预测的，并且在项目之间变化很大。这里的关键收获是，当您考虑组合设计和验证工程时间时，大量的工程时间花费在验证过程中。

FPGA验证技术采用

我们在FPGA领域看到的一个有趣的趋势是其功能验证过程的不断成熟。事实上，我们发现，就实验室前验证的成熟度而言，FPGA设计空间大约是七年前ASIC/IC设计空间的水平，而且正在迅速赶上。

为了解决日益增长的验证复杂性，我们发现许多FPGA项目开始成熟其实验室前功能验证流程。在本节中，我们将介绍与采用各种验证技术相关的FPGA趋势，这些技术是当今大多数IC/ASIC项目的标准实践。

图5显示了从2012年到2020年各种基于模拟的技术的FPGA项目采用趋势，其中包括代码覆盖、功能覆盖、断言和约束随机模拟。请注意，在这一时期，这些不同技术的采用有所增加。

图5:FPGA设计中基于仿真的技术采用趋势。

正式属性检查(例如，模型检查)和自动正式应用程序的采用趋势如图6所示。我们发现，FPGA项目中形式化属性检查的采用正以21%的CAGR增长，而自动形式化应用程序的采用正以29%的CAGR增长。从历史上看，正式的财产检查过程需要专门的技能和专业知识。然而，最近出现的自动正式应用程序提供了狭义的解决方案，并且不需要专门的技能来采用。一般来说，形式化解决方案(即形式化属性检查与自动形式化应用程序相结合)是功能验证中增长最快的部分之一。

图6:FPGA正式技术采用。

从这些采用趋势中观察到的关键是，正如我前面所述，FPGA市场的验证过程已经成熟。这种成熟可能是由于设计越来越复杂。

FPGA语言和库趋势

FPGA项目在构建RTL和测试台时使用多种语言是很常见的。这种做法通常是由于遗留代码和购买的IP。因此，您可能会注意到，我介绍的一些语言的采用率总和超过100%。

图7显示了用于创建FPGA RTL设计的语言的趋势，比较了2012年、2016年和2020年Wilson Research Group的研究，以及未来12个月内预计的设计语言采用趋势。

图7:FPGA设计中使用的语言趋势。

在图8中，我们展示了用于构建测试工作台的语言的采用趋势。

图8:用于创建FPGA仿真测试台的验证语言的趋势。

从历史上看，VHDL是用于FPGA测试平台开发的主要语言，但我们最近看到对SystemVerilog采用的兴趣越来越大。今天，RTL设计是使用VHDL创建的，而测试平台是使用SystemVerilog创建的，这种情况并不少见。

各种基类库和方法标准的采用趋势如图9所示，我们发现Accellera UVM是目前在全球范围内用于创建FPGA测试台的主要标准。在我们2020年的研究中，我们跟踪了基于python的方法，例如cocotb这是第一次。

图9:FPGA方法论和类库采用趋势。

最后，各种断言语言标准的FPGA项目采用趋势如图10所示，其中SystemVerilog断言(SVA)是目前使用的主要断言语言。与用于构建测试台库的语言类似，FPGA项目在VHDL中创建RTL，然后使用SVA创建断言，这种情况并不少见。

图10:FPGA设计中断言语言和库采用的趋势。

既然我们已经讨论了FPGA功能验证趋势，我们将在未来几个月的两篇文章中转向ASIC/IC市场趋势。如果你现在准备深入研究调查结果，请查看完整的论文:2020年Wilson Research Group功能验证研究FPGA功能验证趋势报告．