下一期EUV问题:蒙版3D效果

随着极紫外(EUV)光刻技术的生产越来越接近，业界越来越关注一种叫做掩模3D效果的问题现象。

掩模3D效果涉及EUV掩模。简单地说，芯片制造商设计一个IC，将其从文件格式转换为掩模。掩模是给定IC设计的主模板。它被放置在光刻扫描仪中，光刻扫描仪将光线投射到掩模中。这反过来又用于晶圆上的图像图案。

对于EUV，掩模是带有吸收剂的多层结构。基于钽(Ta)材料，每个吸振器都由一个突出在掩膜顶部的3d状特征组成。在操作中，EUV光以6度角撞击掩模，反射可能会在晶圆上造成阴影效应或光电掩模诱导的成像畸变。这个问题被称为蒙版3D效果，会导致不需要的特征大小依赖的焦点和模式放置移位。此外，据专家称，1D和2D特征之间的焦点可能存在很大差异，这限制了屈服过程的窗口。

图1:EUV掩模的横截面。在EUV中，光线以6°的角度照射掩模，从而产生掩模3D 3D效果。资料来源:Imec，鲁汶大学，根特大学，PTB

油气行业多年前就意识到了这个问题，但一直不是最优先考虑的问题。首先，该行业一直专注于EUV的其他挑战，即电源。此外，EUV过程可以引起有问题的随机变化，也称为随机效应。这些效应反过来又在芯片中引起随机诱发的缺陷。

现在，遮罩的3D效果正在进入雷达屏幕。这些效应并不新鲜，在当今复杂的光学掩模中也会出现。但它们对于EUV来说是有问题的，并且在每个节点上变得更糟。GlobalFoundries高级研究员兼技术研究高级总监哈里·莱文森(Harry Levinson)表示:“这些掩模3D效果会导致图案放置错误。”“幸运的是，在7nm工艺中，问题并不严重。但当我们试图缩小时，情况会变得更糟，尤其是在面具3D效果方面。”

蒙版3D效果在这里停留在EUV，至少在某种程度上，取决于情况。不过，一段时间以来，该行业一直在寻找缓解这一问题的方法。其中包括:

•使用计算光刻纠正问题。
•开发更薄的ta基吸收剂，以减少EUV掩模上的问题。
•用新的吸收材料取代Ta，尽管这存在一些挑战。
•开发新型多层EUV掩模材料。
•转向高na EUV。

制作EUV掩模
GlobalFoundries、英特尔、三星和台积电希望在7纳米和/或5纳米上插入EUV光刻技术。芯片制造商需要EUV，因为对芯片的关键特征进行模式化设计变得越来越困难。

与此同时，阿斯麦(ASML)正在运送其第一台EUV扫描仪。在EUV中，电源将等离子体转换为13.5nm波长的光子。然后光线从10个反射镜中反射回来。在这一点上，光照射到掩模并向晶圆移动。

图2:精确的反射光。资料来源:ASML/Carl Zeiss SMT Gmbh

掩模是EUV的关键部件之一。他们的目标是开发出无缺陷的口罩。如果掩模有缺陷，不规则性可能会打印在晶圆上，因此捕获掩模缺陷非常重要。但这并不总是那么容易。

此外，芯片制造商希望有一层薄膜来保护EUV掩膜，尽管这项技术仍处于研发阶段。薄膜是一层薄膜，放在口罩上面，以保护口罩免受灰尘或颗粒的伤害。

同时，在掩模制作过程中，从掩模空白开始。由掩模坯料供应商制造，坯料作为掩模的基础结构。今天的光学掩模坯料由石英衬底上的不透明铬层组成。

图3:EUV掩模的制作。来源:Sematech

相比之下，EUV掩模坯料由衬底上40至50层交替的硅和钼层组成，从而形成厚度为250nm至350nm的多层堆叠。这些材料用于帮助反射13.5nm波长的EUV光。

对于多层堆叠，挑战是沉积精确的无缺陷层。Veeco公司的首席研究科学家Sandeep Kohli表示，他们的目标是“控制多层的厚度，以提高反射率，这将直接转化为EUV扫描仪对特征的更清晰的成像”。

在这多层堆叠的顶部，掩模坯料还包括钌为基础的覆盖层，其次是Ta吸收器。

不过在生产过程中，掩模坯料很容易出现缺陷。但随着时间的推移，该行业已将缺陷水平降低到个位数水平。

总的来说，这个行业已经解决了问题。“目前的EUV掩模毛坯工艺在达到目前的成熟水平之前，经历了近十年的全行业协作开发。我们花了多年的时间来学习如何制造具有所需平整度的无缺陷坯料，如何沉积具有可接受的嵌入缺陷水平的多层薄膜，以及如何制造满足所有最终使用要求的吸收层。”KLA-Tencor高级产品营销经理Moshe Preil说。

一旦掩模坯料符合规格，就会在单独的设备中运送到掩模供应商。此时，掩模就制作完成了。

最初，基于给定的芯片设计，使用电子束掩模写入器对掩模坯料进行模式化。然后，蚀刻工具蚀刻部分的Ta吸收层。一般情况下，Ta吸收层厚度为60nm。剩余的吸收器涂有抗反射材料。

如上所述，掩模坯料可能存在埋藏缺陷。掩模制造商必须找到一种方法来防止这些不必要的缺陷出现在掩模上。为了解决这个问题，缺陷被吸收器覆盖。总而言之，掩模的蚀刻部分反射EUV光，EUV光反过来用于在晶圆上绘制特征图案。吸收器吸收EUV光。

图4:EUV掩模。来源:GlobalFoundries

然后，EUV掩模被检查，然后运送到晶圆厂，在那里它被放置在EUV扫描仪上，用于在晶圆上刻印特征。

处理蒙版3D效果
同时，在扫描仪中，EUV光以6度角或主射线入射角照射掩模。简而言之，EUV光以一定角度投射，以防止入射光和反射光重叠。

从那里，光线穿过面具。衍射级数就形成了。一些指令通过扫描仪的狭缝，然后由透镜收集，最终图像到达晶圆。

EUV掩模的拓扑结构，加上光线的角度，导致阴影或掩模的3D效果。西门子Mentor公司的产品营销经理Gandharv Bhatara说:“一种典型的EUV效应是掩模阴影。掩模阴影效应是EUV掩模吸收器高度和掩模水平的非远心照明的结果，它通过反射光学调节从阴影掩模区域到晶圆的捕获强度。在晶圆级，这会导致水平垂直差的CD偏置和图像偏移，这是依赖于狭缝位置的。”

那么解决方案是什么呢?有几种方法可以缓解这些阴影和遮罩3D效果——计算光刻，新的遮罩材料和高na EUV。

简单地说，计算光刻技术使用计算来优化给定的工艺。例如，它可用于优化掩码，有时称为源掩码优化。

它也可以用来模拟和模型蒙版3D效果。然后，利用光学接近校正(OPC)对掩模进行校正。OPC利用微小形状或子分辨率辅助功能(sraf)。sraf被放置在掩模上，从而修改掩模图案以提高晶圆上的印刷适印性。

“我们在EUV中面对的3D蒙版效果与DUV非常相似。掩模处的衍射产生相位效应，在晶圆印刷中，相位效应与投影光学的像差非常相似。我们使用OPC、辅助功能和源掩码优化来管理这些效果，”ASML产品营销总监Michael Lercel说。

计算光刻技术解决了部分问题，但不是所有问题，特别是当工业从7纳米发展到5纳米时。“这是一个复杂的问题。当我们去找OPC工程师时，我们说:‘你必须对焦点和剂量进行良好的线宽控制，就像光刻技术一样。但现在，你还得担心图案的摆放。你还得担心这样一个事实，即特征有不同的最佳聚焦平面，与我们过去使用的照明类型不同。对于不同的功能，把所有东西都集中在同一个地方的解决方案可能是不同的，”GlobalFoundries的莱文森说。

在最近的一篇论文中，GlobalFoundries展示了通过选择正确的照明条件来纠正像差的能力。“但它的功能数量非常少。畸变是在一个工具上。有了多种工具，就会有很多很多类型的特性。我不确定这个问题是否容易解决。”

还有其他挑战。“掩模3D效果已经是光学掩模OPC/ILT的一个重要问题。公平地说，一个领先的晶圆光刻仿真解决方案-无论是OPC/ILT还是验证-如果不结合掩模3D效果是不完整的。D2S首席执行官藤村昭(Aki Fujimura)表示:“在运行时间和准确性之间取得适当平衡一直是一个计算挑战。”“对于EUV，问题增加了另一个复杂性，因为反射掩模需要6度的入射角。这以一种依赖于特征位置的方式抵消了模式放置。要纠正这一点，即使重复打印相同的图案，也需要为图案的每个位置改变掩模上的图案。在晶圆上打印12个相同的芯片需要12个不同的修正。”

这影响了掩模生产中的数据处理时间，从而在掩模行业的周转时间中发挥作用。

如今，传统复杂光学掩模的数据处理时间正在增加。EUV首先要求在任何基于模拟的数据处理中具有更高的分辨率，这使得情况变得更糟。在这种糟糕的情况下，入射角问题需要OPC/ILT和所有数据处理之后处理整个十字线。我们不能只处理一次芯片，然后在编写掩模时，在作业甲板中重复这一过程。”

Imec高级图形部门主管格雷戈里·麦金太尔在总结这种情况时说:“3D蒙版效果本质上就是这样。它们是特定于特征的畸变。计算光刻，OPC之类的东西会影响掩模的大小。这改变了振幅，但不影响相位。这些都是由光通过厚吸收器传播引起的相位效应。这并不是那么简单。”

新型口罩材料
另一个解决方案是重新设计掩模。如上所述，EUV掩模是多层反射器，由硅和钼交替层组成。Ta吸收剂厚度为60nm。

今天的EUV掩模适用于7nm。然而，对于5nm, EUV掩模需要轻微的改变。“进入5nm，或通过5nm，掩模3D效果将变得越来越重要。所以缩小吸收层是解决这个问题的方法。”Photronics公司的研究员Mike Green说。

在5nm，路线图要求更薄的Ta吸收层在55nm。这将提高成像质量，但它不能解决所有的蒙版3D效果。

还有另一个问题。根据专家的说法，一种基于ta的吸收剂在55纳米的厚度时达到了极限。格林说:“需要替代材料才能达到55纳米以下的厚度。”

图5:优化空白材料来源:光电子学

一段时间以来，业界一直在探索用新材料取代Ta的想法。钴(Co)、镍(Ni)和各种合金是候选材料，但它们存在一些挑战，即难以蚀刻。因此，该行业可能需要新的工具来实现掩模基础设施的重大变化。但从短期来看，这似乎不太可能，因为大多数口罩制造商不愿投资于新工具或没有资金。

尽管如此，在研发方面仍有一些有前景的工作。理想情况下，目标是找到具有合适折射率的新的吸收材料。的折射率描述光如何在物质中传播。

对于EUV，光线会发生一定的衰减。为了解释这一点，业界使用了一个复杂的折射率指标。为此，公式为:n = n + ik。(数字“n”是折射率。它也表示相速度。“k”为成像部分和消光系数。)

Imec的研究员Vu Luong说:“为了减少掩膜吸收器高度依赖(掩膜3D)的效果，需要一种吸收更多EUV且‘k’比Ta更高的材料。”在最近的一篇论文中．“最好是‘n’接近统一的材料。”

根据Imec的说法，镍是取代钽的理想材料，但有时会形成不必要的颗粒。为了解决这个问题，研究人员将Ni与铝(Al)结合，形成了Ni- ai合金。

在实验室中，一种39nm的Ni3Al合金显示了很有希望的成像结果。但是从Ta过渡到Ni-Al或其他类型的吸收剂可能需要几年的时间。

“对现有工艺的任何改变都需要数年的时间来开发、优化和验证，才能投入大批量生产。这并不意味着对目前的记录过程的改进不会发生，但这需要时间，而且在未来几年肯定不会有重大的实质性变化。”KLA-Tencor的Preil说。考虑到这一点，研究将继续在几个有前景的途径上进行。高k金属在降低吸收层高度和减轻3D效果方面已经显示出一些有前景的早期结果，但迄今为止测试的最好的薄膜不能以所需的选择性和侧壁角度进行蚀刻。一些潜在的薄膜，包括镍(一种铁磁材料)，可能会对电子束写入和检测工具造成问题，尽管存在掺杂金属来减轻这种影响的解决方案。”

另一种方法是用不同的材料开发多层堆栈。例如，2016年，GlobalFoundries、Imec、劳伦斯伯克利国家实验室和纽约州立大学Poly发表了一篇关于使用钌和硅交替层的多层堆栈的论文，而不是今天的钼和硅。

图6:一种新的多层材料结构。来源:BACUS通讯，GlobalFoundries，纽约州立大学保利，劳伦斯伯克利国家实验室，Imec

这样可以减少蒙版的3D效果。其他人正在研究不同的多层堆栈。“早期的研究也正在进行中，以开发一种比目前普遍用于所有EUV掩模和光学器件的表征良好的Mo/Si堆栈反射率更高的多层堆栈。虽然提高反射器效率将是向晶圆平面提供EUV功率的重大改进，但业界开发几乎无缺陷的Mo/Si反射器的集体经验清楚地表明，任何此类变化都需要多年的合作努力。”

还有其他的考虑。Veeco的Kohli说:“到目前为止，业界正在寻找不同的材料来适应更薄的吸收层，以减少阴影效应。”“多层堆叠材料将更难改变，但并非不可能。我们必须考虑大规模生产所需材料的成本和可用性。”

接下来是什么?
对于3nm及以上，业界正在开发下一代EUV技术，即高数值孔径EUV或high - na EUV。

高na可以解决一些问题，但不是所有问题。“我们将继续在High-NA中解决这个问题，就像我们之前的EUV系统一样。通过使用High-NA降低一个方向的放大倍率，这有助于改善该方向的3D蒙版效果。随着缩放的继续，考虑如何最好地利用OPC和源掩模优化来优化模式以获得最佳成像结果将始终是重要的。这需要一种全面的光刻方法，”ASML的Lercel说。

然而，在3nm时，行业需要新的吸收材料，厚度为30nm至35nm。到那时，该行业需要新的蚀刻和其他工具技术。

尽管如此，该行业必须为高na EUV做好准备。事实上，几家芯片制造商已经订购了高na EUV工具，这意味着业界正在对该技术做出一些严肃的承诺。

但口罩行业并没有雄厚的财力。目前尚不清楚口罩制造商将从哪里找到研发资金来推动高na EUV，除非该行业愿意为其提供资金。“高na EUV还需要仔细研究，以优化掩膜堆栈，并最小化掩膜3D效果。早期的High-NA工具可能在3-5年内可用，但High-NA批量生产的最早预测是在下一个十年的中期，这给整个口罩制造行业提供了充足的机会来开发支持这项技术所需的完整基础设施。”KLA-Tencor的Preil说。

有关的故事
寻找EUV缺陷
EUV的新问题领域
EUV迫在眉睫的问题和权衡
更多光刻/掩模挑战
为什么EUV如此困难
7nm未解决的Litho问题
挑战Mount为掩模
调查:EUV前景乐观