挑战Mount为掩模

半导体工程与dainippon Printing (DNP)研究员Naoya Hayashi坐下来讨论掩模技术;吴班秋，掩模和TSV蚀刻部门的主要技术人员和首席技术官应用材料；Weston Sousa，网线产品部总经理KLA-Tencor；的首席执行官d2．以下是这些对话的节选，是一系列一对一的采访。

SE:总的来说，最大的挑战是什么光掩模今天行业?

哈亚希:投资回报和成本，特别是对于口罩商家。目前还不清楚该行业是否能在增加资本支出的同时获得投资回报率。

苏萨:我们看到了10nm及以后的十字线技术的两个主要趋势。第一个是193nm光刻用光栅上的复杂光学接近校正(OPC)。为了从193nm浸没式扫描仪中提取最后一点光刻性能，几乎所有领先的节点客户都在至少部分的刻线上使用积极的OPC，如反光刻技术(ILT)。掩模写入时间显著增加，这推动了对多波束掩模写入器的需求。在检测方面，复杂的OPC会产生大量真实的但在光刻上不重要的缺陷。线形检测的挑战是处理大量的有害缺陷，同时不遗漏任何一个在光刻上具有显著意义的缺陷。

SE:第二个趋势是什么?

苏萨:二是引入了抗极紫外线的网眼(EUV)光刻。所有前导节点IC制造商和掩模车间都在试验EUV光刻和光栅。EUV光刻在生产中的准确插入时间仍不确定，但掩模部门正在加大EUV网的开发力度。挑战很多，从毛坯质量和CD均匀性到图案缺陷和修复。

》:总体而言，EUV光刻技术继续取得重大进展。它向生产的迁移将提高解决EUV掩模需求和新挑战的需求，如EUV薄膜、中程效果、阴影和掩模检查。同时，对掩模精度的要求也越来越高，无论是193i、EUV还是Nanoimprint光刻光刻技术正在影响周转时间。掩模行业期待着多波束掩模写入机在掩模周转时间和精度方面的改进。

SE:让我们从EUV光刻开始。EUV掩模基础设施准备好了吗?

》:掩模基础设施可以为EUV做好准备。但是can be和is是不同的东西。此外，学习使用掩模基础设施中所需的每一项新技术，然后学习将它们集成到EUV掩模大批量制造的操作流程中，仍然需要投资和时间。

哈亚希:除了检验、包膜等缺陷保证技术外，80%已准备就绪。

吴:在过去的几年里，EUV掩模基础设施增加了很多新东西。在过去的几年里，人们一直在讨论光化检测。现在的主题是EUV薄膜．对于薄膜，该行业已经取得了良好的进展。到目前为止，许多关键问题已经得到解决，但仍然存在一些问题。例如，如果你有一层EUV薄膜，它很容易被打破。问题是如何处理和使用它。

SE:在EUV掩模生产流程中，第一步是开发和制造EUV掩模坯料。这里的挑战是什么?

图1:EUV掩模空白。来源:GlobalFoundries

苏萨:由于对平整度、缺陷和吸收膜质量有更严格的要求，EUV毛坯的制造要比光学毛坯复杂得多。EUV掩模坯料通常由坯料制造商沉积的40对多层钼/硅(Mo/Si)材料组成。它被一层钌覆盖，接着是钽基吸收剂的沉积。在任何这些步骤中添加的任何粒子都有可能在堆栈中产生高度偏差，这可能是所谓的相位缺陷的来源。此外，在衬底层面，掺杂石英中任何不规则的凸起或凹坑都可以通过薄膜堆叠传播成为相位缺陷。

吴:关键缺陷是相位缺陷。相缺陷主要由衬底造成。这意味着如果我们想要解决这个问题，我们几乎需要一个完美的基板。这意味着基底上没有凹坑。检查工具面临的挑战是如何找到它们。

图2:EUV掩模(来源:兵库大学)

SE: EUV掩模坯料有缺陷，这是在这些产品的生产阶段造成的。因此，需要对毛坯进行检查。该行业正在对EUV掩模坯料进行光学和光化检测。使用与EUV相同的13.5nm波长，光化检测可以比传统光学检测发现更多的缺陷。那么最好的解决方案是什么呢?

哈亚希只有光化检测才能发现相缺陷。光学检测可以捕捉到毛坯表面具有一定凹坑和/或凹凸尺寸的振幅缺陷。

吴:如果你有一个非常浅的坑，用光学来识别它们是非常困难的。也许你错过了其中的一些。你做涂层后，我们可以用光化胶。但到目前为止，这是主要的挑战之一。

苏萨仍然存在检测和隐藏相位缺陷的挑战，这必须在掩模写入之前完成。我们预计，至少对于EUV的初始斜坡，在掩模成型过程中，吸收器下必须放置一些相位缺陷。

SE: EUV掩模坯料冲洗好后，下一步就是给坯料上图案。传统上，掩模制造商使用单光束eBeam在掩模上绘制或书写特征的工具。单束电子束工具基于可变形状电子束(VSB)技术。但是对于最复杂的掩码，写入时间会继续增加。然而，现在业界正在开发多波束掩模写入器，以加快写入时间。EUV、光学或两者都需要多光束掩模写入器吗?

图3:并行源IMS中多波束使用多波束

》:需要多束电子束光刻掩模书写通常与EUV生产相关。曲线反向光刻技术，可以在小形状的晶圆上实现更好的工艺裕度，也可以通过多波束实现。因此，有些人可能会选择在7nm处对193i使用曲线或ILT，并使用多光束掩模写入。然而，一般的想法是VSB足够193i掩模。

哈亚希: EUV掩模和ILT光学掩模有大量的拍摄次数和数据量。此外，纳米压印掩模还需要慢速和高分辨率的电阻。在所有情况下，如果没有多波束技术，图案的周转时间和质量可能都是不可实现的。幸运的是，7nm的实际生产阶段，大量制造多波束工具已经在现场。今年还将提供更多的工具。

》:多波束为给定的抗蚀剂提供恒定的写入时间，而不考虑掩模上的形状计数。这提供了如此多的灵活性，使更复杂的和更小的形状写在相同的抗蚀膜上，比以前实际可能的。虽然今天的掩模在没有多波束写入器的情况下可以在合理的时间内写入，但有了多波束写入器，就为可以在掩模上写入图案提供了全新的可能性。在实际写入时间中，使用具有相同抗蚀剂的多波束掩模写入器，可以用更小的最小宽度写入任意角度的曲线线或直对角线。这种能力使得多光束掩模写入器能够更好地写入曲线ILT图案以获得更好的193i性能，并且能够更好地写入任何形状的EUV图案，甚至包括带有ILT的EUV。

SE:一旦EUV掩模被制成图案，掩模就会被检查是否有缺陷，有时也称为图案掩模检查。今天，传统的基于光学的检测工具被用于发现光学和EUV图案掩模的缺陷。但光学可能会在分辨率方面失去动力，这就需要光化技术来检测图案掩模。我们真的需要光化剂还是光化剂就可以了?

苏萨:新的光学和算法技术使我们的(基于光学的检测)平台能够完全满足HVM第一代EUV网格的图案线检测要求。

吴如果我们有光化剂，那就更好了。但要做到这一点，成本是相当高的。因此，有些人认为我们可以控制空白。例如，如果我们在吸收体沉积前对EUV掩模坯料做了很好的检查，在图案形成后，我们可能不需要光化剂。我们已经在多层沉积后进行了光化空白检测。这个比较简单，因为没有模式的影响。当您进行图案检查时，很难在图案边缘进行检查并定义缺陷。这可能会使检查非常缓慢。一次检查可能要花好几个小时。

SE: EUV图案检测还有其他解决方案吗?

苏萨:我们正在开发一种多柱电子束掩模检测系统，同时满足洁净度、灵敏度和生产吞吐量的要求，与EUV插入生产实施相交叉。我们认为，膜化前的高灵敏度电子束掩膜检测和低成本的光学波长膜化后解决方案的结合，为整体性能和成本提供了最佳解决方案。

SE:不过，在很多情况下，业界希望对有图案的EUV掩模进行光化检测。问题是技术今天还不存在。开发一种生产工具需要数年时间和5亿美元或更多的资金。还有一个投资回报率问题。例如，目前只有少数几家掩模店在生产EUV掩模。所以只有少数客户需要光化工具，这意味着市场是有限的，对吧?

吴:不仅用于检验，还适用于整个掩模行业，包括掩模刻版、掩模蚀刻、掩模检验。所有这些掩模制造工具都有类似的问题。口罩行业市场规模小，但在技术方面有非常高的挑战。

SE:根据eBeam Initiative最近的一项调查，口罩的整体产量为94.8%。这包括光学掩模。然而，根据调查，EUV掩膜的收率约为64.3%。这个数字必须提高，对吗?EUV掩模的产量和缺陷密度如何?

》:随着技术越先进，口罩制造商的发展就越困难。在一定程度上，对于EUV，我确信这只是缺乏经验。我确信，该行业的收益率曲线将不得不上升。

吴:如果你从产量的角度来看整个面膜行业，有人说大概是80%或90%。这实际上是平均值。但如果看高端，掩模制造的成品率可能很低，肯定低于50%。

苏萨:在IC晶圆厂，划线缺陷相关性的最终仲裁者是它是否打印在晶圆上。鉴于EUV光刻的挑战，晶圆打印在检测掩模上产生的缺陷或掩模与工艺窗口之间相互作用的缺陷方面变得越来越重要。所谓的中继器缺陷是使用光学波长晶圆检测系统在晶圆上检测到的，然后追踪到十字线。由于在开发设备节点上的过程窗口非常小，我们发现其中一些缺陷从一个模具到另一个模具的打印不一致。相同的图案类型——那些对加工窗口波动最敏感的，称为热点——即使在同一个模具中也可能打印不一致。为了捕获晶圆上的这些缺陷，宽带等离子光学晶圆检测系统的速度非常重要，以便在零星打印保真度错误发生的情况下获得所需的覆盖范围。

SE:让我们转向光学掩模。对于口罩制造来说，最大的挑战是什么?

吴:光刻技术受到了限制。这意味着掩模的主要特征是80nm左右，辅助特征是40nm左右。这些事情都没有改变。实际上，口罩制造商真正的变化是工艺必须变得越来越精确。

》:周转时间显然与数据量和写入时间有关。周转时间包括一切。它是掩模书写，检查和修理。首先是数据准备。在周转时间方面，前沿节点比落后节点差得多。这并不令人惊讶，但在多大程度上很能说明问题。不仅掩模周转时间变长，而且掩模的数量也增加了很多。当然，关键层蒙版的数量不会增加那么多。它是由关键层的三倍和四倍模式上升的。尽管如此，它的上涨足以让口罩商店的工作变得更加困难。 You have to do things better but you have to do things faster too. That’s very hard to do.

SE:光学在计量方面有哪些挑战?

吴:对于光学，我们将一个图案分成几个层。这意味着你为一个图层使用几个蒙版。这意味着它可能会产生定位错误。这种错误应该严格控制。否则表示掩码不匹配。因此，对齐，或将不同的层放在正确的位置，是至关重要的。

苏萨:线的质量直接关系到晶圆的产量。当我们谈论划线质量时，我们指的是两个方面:(1)缺陷——划线缺陷将作为图案缺陷复制到晶圆上的每个晶圆上，从而直接影响器件成品率;(2)参数均匀性，如临界尺寸(CD)均匀性和图案放置误差，也称为图案配准误差。无法达到严格的参数均匀性规格会大大减少光刻工艺窗口，导致器件成品率较差。为了全面描述尖端设计节点上的十字线图案配准误差，掩模车间正在从在十字线上采样几百个配准目标迁移到在实际电路特征上进行更高的采样。这些模内测量提供了更多关于十字线图案放置误差的信息。这些数据为电子束掩模编写器提供了关键的反馈，更高的数据密度为多束掩模编写器提供了独特的鉴定能力。模内模式配准测量还提供了掩模覆盖到另一个掩模的信息，这对于满足多模式光刻更严格的配准要求至关重要。

SE:反向光刻技术(ILT)是新一代的折线增强技术(RET)，可为光学和EUV折线提供最佳掩模模式。利用一个复杂的数学公式，ILT提高了一个过程的纬度和光刻工具的焦点深度。ILT今天在哪里?全芯片ILT会出现吗?

》: ILT今天绝对在这里。然而，什么使掩模是ILT掩模和OPC掩模的定义根据你问的人的不同而有很大的不同。普遍的理解是，ILT是一种先进的十字线增强技术(RET)。有些人通过计算方法定义ILT，而另一些人则通过使用更复杂的模式来定义结果掩码的样子。无论如何，我个人认为ILT应该是gpu加速的。由于ILT最大的问题是运行时，在我看来gpu加速是自然的答案。

有关的故事
为什么EUV如此困难
有史以来最复杂的技术之一即将投入使用。以下是为什么花了这么长时间，以及为什么它仍然不是一个确定的事情。
更多EUV掩模间隙
包膜和检查仍有问题。
面具制造商的担忧与日俱增——第一部分
经济回报和充分利用下一代光刻技术所需的研发经费之间的差距越来越大。
面具制造商的担忧与日俱增——第二部分
在每个新的流程节点上，问题会继续增加，成本也会增加。