EUV迫在眉睫的问题和权衡

极紫外(EUV)光刻技术的发展势头正在增强，但在这项姗姗姗迟的技术用于大规模生产之前，仍有一些重大挑战需要解决。

EUV光刻技术是在芯片上绘制微小特征的新一代技术，预计将在2012年左右投入生产。但多年来，EUV遇到了几次延迟，将技术从一个节点推向下一个节点。

目前，GlobalFoundries、英特尔(Intel)、三星(Samsung)和台积电(TSMC)正在竞相将EUV光刻技术应用到7nm和/或5nm的大批量制造(HVM)中，时间跨度从2018年到2020年，具体取决于供应商。此外，美光、三星和SK海力士希望将EUV用于1xnm dram。

但和以前一样，在EUV进入HVM之前，有几个部分必须结合在一起。芯片制造商还必须权衡各种复杂的权衡。

根据行业的最新数据，以下是EUV目前状况的快照以及其中的一些权衡:

•ASML该公司正在安装首个可用于量产的EUV扫描仪，并配有期待已久的250瓦电源，预计将于今年年底推出。然而，EUV的正常运行时间仍然是一个问题。
•抗蚀剂是一种暴露在光线下会在表面形成图案的材料，目前难以满足EUV的目标规格。规格可以降低，但吞吐量会受到影响。有时，与电阻的相互作用会导致过程中的变化，甚至模式故障。
•EUV薄膜，掩模基础设施的关键部分，还没有准备好用于HVM。薄膜是一种薄膜，可以防止颗粒落在口罩上。因此，芯片制造商要么等待EUV薄膜的出现，要么在没有EUV薄膜的情况下投入生产，至少在最初阶段是这样。

不过，即使没有其中一些芯片，芯片制造商也可以在7纳米处插入EUV光刻技术。使用蛮力方法，EUV可以插入一层左右。然而，在5纳米及以上的节点上，EUV还没有准备好满足更严格的规格，这意味着业界必须花费更多的时间和金钱来解决问题。

Stifel Nicolaus分析师Patrick Ho表示:“我们正越来越接近EUV的大批量生产。”“有一些事情需要解决，客户在使用EUV的层数上存在差异。英特尔则更为保守。三星更为乐观，因为他们希望将其纳入DRAM和代工/逻辑领域。我相信完全的HVM将在台积电5nm节点实现，时间上可能意味着2020-2021年。”

显然，代工客户需要在EUV方面保持领先地位。为了帮助业界获得一些见解，半导体工程研究了euv扫描仪/源的三个主要部分的技术和一些权衡;抗拒;以及屏蔽基础设施。

为什么EUV吗?
今天，芯片制造商使用193nm波长光刻技术在晶圆上绘制精细特征。但实际上，193nm浸没式光刻在80nm间距(40nm半间距)达到极限。

因此，从22nm/20nm开始，芯片制造商开始使用193nm浸没式光刻以及各种多模制技术。为了将间距降低到40nm以上，多重制模涉及在晶圆厂使用多个光刻、蚀刻和沉积步骤的过程。

图1:自对准间隔器避免掩模不对中。来源:Lam Research

图2:双重图案增加密度。来源:Lam Research

多重模式可以工作，但它增加了更多步骤，从而增加了流中的成本和周期时间。周期时间是晶圆厂从开始到结束加工晶圆所需的时间。

为了解决这些问题，芯片制造商需要EUV。但由于EUV在7纳米工艺的初始阶段还没有准备好，芯片制造商将首先使用浸入式/多模式工艺。希望稍后在7纳米处插入EUV。EUV是5nm必须的。

东芝首席执行官藤村昭(Aki Fujimura)表示:“7nm将在光学方面变得实用，尽管从成本角度来看可能并不理想。d2．“(业界)希望随着7nm制程量的增加，EUV也能适用同样的设计规则。如果没有EUV，从实际角度来看，5nm是无法实现的。”

最初，EUV的目标是7纳米触点和过孔。GlobalFoundries表示，为了加工触点/过孔，每层7纳米光刻需要2到4个掩模。

然而，对于EUV，每层只需要一个掩模来处理7nm和5nm的触点/过孔。据ASML称，理论上，EUV简化了流程，并将晶圆厂的周期时间缩短了约30天。

该公司首席技术官加里·巴顿说:“这是一个非常好的权衡，因为你用一个口罩换了四层或三层的隐形眼镜。GlobalFoundries．“这也不会影响任何设计规则，所以客户可以在周期内获得优势，并获得更好的产量。当它准备好了，我们将过渡(EUV)到我们将进行金属水平和收缩的地方。”

因此，EUV在7nm是可行的，甚至可以说是单一图案。然而，在5nm时，规格更严格，特征尺寸更小。为此，芯片制造商可能需要具有多种图案的EUV，这充其量是一个复杂而昂贵的过程。

EUV的早期采用者希望在2019年至2020年左右将技术植入7nm。“这是一个中心。GlobalFoundries高级研究员兼技术研究高级总监哈里•莱文森(Harry Levinson)表示。“未来几年，四大芯片公司都在朝着HVM的方向发展。现在，真正的问题是谁将是第一，谁将是第二。”

问题的根源
然而，在这一切发生之前，芯片制造商必须首先将EUV引入HVM。事实证明，这比之前想象的要困难得多，因为EUV光刻的复杂性令人难以置信。

图3:EUV的复杂度。来源:ASML

在EUV中，电源将等离子体转换为13.5nm波长的光。然后，光线从一个由10个多层镜子组成的复杂方案上反射。

在这一点上，光线通过一个可编程的照明器，并击中掩模。从那里，它又经过6个多层反射镜，以6%的角度击中晶圆。

图4:精确的反射光。资料来源:ASML/Carl Zeiss SMT Gmbh。

最大的挑战是能源。它不能产生足够的能量或EUV光来使EUV扫描仪运行得足够快或使其在经济上可行。

为了将EUV应用到HVM中，芯片制造商需要一种能产生250瓦功率的EUV扫描仪。这意味着每小时125片晶圆(每小时)的吞吐量。

实现这些目标所花费的时间比预期的要长。不久以前，这个电源只能产生10瓦的功率。随后，ASML的电源从80瓦提高到125瓦，EUV的吞吐量从60瓦/小时提高到85瓦/小时。

今天，ASML准备推出其首款量产EUV扫描仪NXE:3400B。该工具的数值孔径为0.33，分辨率为13nm。ASML高级产品经理Roderik van Es表示:“如果你看一下系统的成像性能，我们已经完成了13nm LS和16nm IS。”(LS是线和空间，IS是孤立的线。)

最初，该工具将配备一个140瓦的电源，使吞吐量达到100瓦/小时。最近，ASML展示了一种250瓦的电源。根据Es的说法，250瓦的工业化版本将在年底前发货。

然而，即使使用250瓦的光源，光刻工也担心系统的正常运行时间。今天的193nm扫描仪可以在晶圆厂以250 wph或更快的速度不间断运行。相比之下，预生产的EUV机器的正常运行时间徘徊在70%和80%左右。

“可用性，或者一个工具在需要下架进行维护之前可以运行多长时间，仍然是一个问题，特别是对于英特尔Stifel Nicolaus的Ho说。“像英特尔这样的公司不可能有70%甚至80%的可用性水平，他们想要90的可用性指标。”

然而，NXE:3400B在实战中的表现如何还有待观察。如果仍然有正常运行时间的问题，平版印刷正在考虑购买额外的工具冗余的目的。

当然，这是芯片制造商更愿意避免的昂贵提议。分析人士称，每台EUV扫描仪的售价约为1.25亿美元，而目前193nm浸没式扫描仪的售价为7,000万美元。

抵制问题
多年来，EUV面临的最大挑战是电源。现在最大的挑战是从源头转移到涉及抗性的过程。

EUV抗蚀剂主要分为两类:化学放大抗蚀剂(CAR)和金属氧化物。CAR在工业中使用了多年，利用了基于扩散的过程。新的金属氧化物抗蚀剂是基于一种锡氧化物化合物。

电阻还涉及所谓RLS三角形的三个指标之间的权衡-分辨率(R)，线边缘粗糙度(LER)和灵敏度(S)。

为了达到所需的分辨率，芯片制造商希望EUV电阻的灵敏度或剂量为20mJ/cm²。这些抗静电剂是可用的，但它们比以前想象的更难放入HVM。

GlobalFoundries的Levinson说:“在32纳米及以下的间距下，无论是CAR还是金属氧化物，无论剂量如何，至少在合理的范围内(<100mJ/cm²)，都不能工作。”

然而，业界已经开发出了工作在30mJ/cm²和40mJ/cm²的EUV电阻。基于RLS三角形的原理，高剂量的电阻提供更好的分辨率。但它们速度较慢，影响EUV的吞吐量。

根据ASML的说法，在30mJ/cm²剂量下，250瓦源的EUV扫描仪在没有薄膜的情况下，吞吐量约为104-105 wph，低于所需的125 wph目标。

Levinson说:“现有的EUV电阻能够支持7nm的HVM，但当我们转向更小的cd时，我们就会下降。”“下一个节点可能存在风险，因为在低剂量抵抗上浪费了太多时间。”

这是指开发20mJ/cm²电阻所花费的时间和金钱。业界正在研究这些电阻，目标是5nm。

抵抗的挑战令人生畏。“剂量并不一定在我们希望的水平，”该公司技术董事总经理理查德•怀斯(Richard Wise)表示林的研究在最近的一次活动上。“由于EUV中的随机效应，要降低这一剂量有很多基本的物理挑战。”

随机是随机变化的另一种说法。“光由光子构成。Fractilia首席技术官Chris Mack解释说:“暴露少量抗蚀剂的光子数量有一个平均值，对应于所需的曝光剂量。”“但这个平均值存在随机变化。如果暴露在该体积的抗蚀剂上的光子数量多，相对随机变化就小。但随着暴露在一小块抗蚀剂上的光子数量变少，这个数字的相对变化就会变大。”

这种效应被称为光子射噪声。射波噪声是平版印刷过程中光子数量的变化。

所有类型的光刻都有随机效应，但EUV的情况更糟。“首先，EUV光子携带的能量是193nm光子的14倍。所以在同样的照射剂量下，光子数量减少了14倍。”麦克说。“其次，我们正试图通过使用低曝光剂量来提高EUV扫描仪的吞吐量。这也意味着更少的光子。在光子较少的情况下，光子或射击噪声存在很大的随机不确定性。”

光子数量的变化是个问题。“我们有更高能量的光子，但数量还不够。所以我们有线宽粗糙度和线边粗糙度(在图案)，”本拉萨克说，高级技术人员电话．(LER被定义为特征边缘与理想形状的偏差。)

如果这还不够，变化还会导致其他问题。“我们将成像中的第一个挑战描述为极端粗糙度事件或纳米桥接、断行、合并或缺失孔等地方的随机故障，”麻省理工大学高级模式部门主任格雷戈里·麦金太尔说Imec．

所以在EUV曝光过程中，扫描器有时会无法分辨出一条线、一个空间或一个触点。或者这个过程可能导致线路断裂或触点合并。

薄膜的问题
除了电阻，还有其他问题，即EUV掩模基础设施。掩模是给定IC设计的主模板。在一个掩模被开发出来之后，它被运送到晶圆厂。掩模放置在光刻工具中。该工具通过掩模投射光线，掩模反过来在晶圆上形成图像。

多年来，该行业一直在制造EUV口罩，尽管这一过程仍然具有挑战性。“掩模行业正在加大EUV网纹的开发力度，”该公司网纹产品部总经理Weston Sousa说KLA-Tencor．挑战很多，从毛坯质量和CD均匀性，到图案缺陷和修复。”

成本和产量也是问题。“我担心的是口罩，”GlobalFoundries的Patton说。“口罩本身有缺陷，口罩在制造过程中也有缺陷。”

数据来自最近的eBeam倡议调查显示，整体掩膜产量处于健康的94.8%，但EUV掩膜产量下降了约64.3%。

在每个节点上，掩模缺陷变得更小，更难发现。“在早期的周期中，缺陷标准比较宽松。它将随着时间的推移发展到HVM级别。HVM水平当然不会松懈，”英特尔掩模操作掩模技术总监杰夫·法恩斯沃斯说英特尔．

此外，一个EUV掩模比一个复杂的光学掩模贵8倍，Heebom Kim说三星．但根据ASML的说法，随着EUV进入HVM, EUV掩模的成本可能会下降到比光学掩模贵三倍以下。

光学和EUV掩模是不同的。在光学技术中，掩模坯料由玻璃基板上的不透明铬层组成。

相比之下，EUV掩模坯料由衬底上40到50层交替的硅和钼层组成。在光学和EUV中，掩模空白都是有图案的，从而形成掩模。

口罩制造商希望实现两个目标。首先是生产无缺陷的EUV掩模。然后，他们希望防止缺陷降落在面具上。在这种情况下，来自扫描仪或其他进程的颗粒可能会无意中落在掩模上。

如果EUV扫描仪的掩模在曝光阶段存在缺陷，它们可能会打印在晶圆上，从而影响芯片成品率。

一般来说，口罩制造商在生产无缺陷口罩方面取得了长足进步。防止颗粒落在口罩上是另一回事，它涉及到口罩基础设施中的一个关键部分——膜。一层薄膜作为口罩的防尘罩。

图5:原型膜。来源:ASML

不久前，业界坚持认为EUV扫描仪可以在清洁的环境中处理晶圆，没有薄膜。芯片制造商随后改变了立场，称无法保证EUV扫描仪或其他工具在流动过程中能够保持100%的清洁。芯片制造商表示，如果没有薄膜，EUV掩膜很容易产生颗粒和缺陷。

因此业界开始开发EUV薄膜。一种用于光学掩模的薄膜是基于一种薄聚合物材料。相比之下，唯一的EUV薄膜供应商ASML开发了一种基于多晶硅的EUV薄膜，厚度仅为50nm。

在操作过程中，当EUV光线照射到薄膜上时，薄膜的温度将从600摄氏度上升到1000摄氏度。

问题是薄膜很脆弱。在这样的温度下，一些人担心EUV薄膜在加工过程中会恶化，导致EUV掩模和扫描仪损坏。

到目前为止，ASML的EUV薄膜已经在140瓦的EUV电源下进行了测试。但目前还不清楚薄膜对250瓦的电源有何反应。

“对于机械强度和应用性能，EUV薄膜存在一些挑战，”该公司掩模和TSV蚀刻部门的主要技术人员兼CTO Banqiu Wu说应用材料．“薄膜吸收了一些EUV能量。这种能量会导致薄膜温度升高。薄膜也存在于真空中。这意味着自然对流冷却非常低。自然传热非常困难，因为薄膜太薄了。”

总而言之，对于多晶硅薄膜在HVM中的使用仍存在一些不确定性，如果不是怀疑的话。所以现在，该行业正在改变调子，并考虑两种选择——等待HVM薄膜或在没有它们的情况下开始生产。

例如，英特尔已经声明，如果没有薄膜，它将不会进入EUV生产。英特尔的Farnsworth说:“我们正在积极追求它。”

然而，该行业正在两面下注。许多公司也在考虑一项计划，至少在最初阶段，不使用薄膜就进入EUV生产。

理论上，利用EUV，芯片制造商可以在没有薄膜的情况下处理触点和过孔。“这些都不需要膜，因为关键区域更小。因此，粒子造成问题的风险更小，”GlobalFoundries的巴顿说。

然而，这也带来了一些后果。即使EUV扫描仪是干净的，不需要的粒子也一定会落在掩模上。

因此，如果芯片制造商在没有薄膜的情况下进入生产，他们必须在流程中实施更多的掩膜检查和清洁步骤。GlobalFoundries的Levinson表示:"我们将在晶圆打印和晶圆检测方面采取我们必须采取的措施。"“但这很痛苦。所以，我们需要一种好的薄膜解决方案。”

在研发方面，该行业正在研究下一代薄膜和口罩基础设施的其他部分。可以肯定的是，对于EUV抗蚀剂的开发也有一种紧迫感。当然，还有电源。

这一切会走到一起吗?时间会告诉我们EUV光刻的传奇故事。

-Ed Sperling对本文也有贡献。

有关的故事
为什么EUV如此困难
7nm未解决的Litho问题
挑战Mount为掩模
调查:EUV前景乐观