摩尔定律现在需要先进的包装

半导体工程坐下来讨论先进的封装与卡尔文张，工程副总裁日月光半导体；Walter Ng，公司商业管理副总裁联华电子；阿杰伊·拉尔瓦尼，全球制造业务副总裁eSilicon；公司首席技术官办公室副总裁兼首席策略师维克·库尔卡尼说有限元分析软件；和Tien Shiah，高级经理的记忆三星．以下是那次谈话的节选。读第二部分而且第三部分这个系列的。

L-R: Walter Ng, UMC;卡尔文张，ASE;硅谷的Ajay Lalwani;Vic Kulkarni, ANSYS;Tien Shiah，三星。(图片来源:Patricia MacLeod/ASE)

SE:你认为先进的封装将走向何方，无论是2.5D还是扇形还是其他?与此同时，什么问题开始浮出水面?

什叶派:我们正从HBM(高带宽内存)方面，它是相当领先的。所以最大的挑战之一就是成本。你进入这个区域是因为它能让你拥有最快的动态随机存取记忆体内存来解决非常有挑战性的问题人工智能而且机器学习．人们需要使用这种类型的记忆来获得最快的训练时间。

张：先进的包装是许多应用程序所急需的。在7纳米工艺下，CMOS缩放成本变得过于昂贵。对于大多数公司来说，开发成本和晶圆成本几乎无法承受，因此您需要将不同技术的解决方案结合在一起。你使用的芯片来自不同的铸造厂。先进的包装，尤其是SiP都在发挥作用。的OSATs正在帮助行业降低成本并继续CMOS扩展，但使用SiP可以使用更有效和更具成本吸引力的方法来推进它。你看到的是CMOS缩放和系统集成。如果你回到50年前，大型计算机就像一个房间那么大。现在，我们在智能手机上有1000倍的能力。如果没有先进的包装，iPhone不可能缩小到今天的尺寸。在未来，封装将成为实现微型化和节能的核心技术。我们正在缩小互连，以减少电力消耗，提高电力效率。无论是谷歌、台积电还是联电，主要目标都是节能。先进的包装在这方面起着关键作用。

Ng当前，从经济角度看，有多少公司能买得起最尖端的硅?这个数字正在减少。对于性能非常非常高的市场，总是会有这样的需求。但在供应链中，从数量的角度来看，中间的鸿沟正在扩大。尖端技术需要7纳米、5纳米甚至3纳米。但其他人都放慢了脚步。您可以在多个地方看到对高级包装的需求。在前沿，集成非常高端的asic和HBM是绝对必要的。最初的想法是异构集成。从经济角度来看，你可以把一个40nm的芯片和0.25微米的芯片看作是一个芯片，而不是一块电路板。 Advanced packaging is, in my mind, hitting the economic border of what foundries can do in silicon. It also enables the very high end.

SE:这是一种反弹效应，对吧?我们从电路板到芯片，再从芯片回到更接近于电路板的东西。不同的是，它现在在同一个包里。

Ng:对。这就像我们查看TI、仙童(Fairchild)和国家半导体(National Semiconductor)等公司的数据手册一样。现在我们已经从芯片转向chiplets小模具，你把它们和先进的包装集成在一起。我从非常高端的客户和非常注重成本的客户那里看到了很多这样的产品。与2.5 d插句话，我们看到许多销量是由高端图形和高端企业推动的。但我们也看到消费者和其他需要良好性能但可能不是尖端性能的潜在大容量应用程序的很多兴趣。他们正在考虑是否能获得更有效的成本点。

Kulkarni我们的挑战是如何服务于这种转变摩尔定律到More Than Moore，在那里你不只是推动特征尺寸。数据速度是其中的关键部分。我们看到超高速SerDes驱动5G，从58G移动到118G。在光子学中，我们看到人们从200G上升到400G。特别是ADAS，延迟必须最小化，除非你创造出非常高性能的芯片，否则没有办法做到这一点。然后，如何解决芯片之间的所有问题?ADAS和5G将推动2.5D，这需要改进插入器．硅中间体现在造成了电损耗、电源噪声和信号完整性的问题。康宁的首席技术官最近谈到了玻璃中间体。玻璃中间体具有最高的电阻率和极低的损耗。为了实现5G、ADAS、AI、HBM2和芯片，我们的一些终端客户和晶圆代工厂现在正在讨论这个问题。这正在成为满足极低延迟率和高性能的新范式。

Lalwani:从系统的角度和系统的发展方向来看，先进的包装是其中的核心。我们已经达到了系统中I/O的极限。我们正在触及电力和电气性能的极限。当你把它们结合起来，仅仅沿着过程几何曲线向下走是不够的。这并不能解决与之相关的所有其他问题5克网络和人工智能。这仍然是缩放，但发生在不同的维度。这不仅仅是过程。

SE: 2.5D对于高速且成本不敏感的设计来说是一个经过验证的选择，但它离主流还有很长的路要走。必须做出什么改变才能让人们更负担得起?

Ng每个人都走上了不同的道路。这对单个高速公路的销量没有帮助，如果每个人都想要自己特定的东西，这当然也无助于降低成本。这也是我们在MEMS中遇到的问题。微机电系统基本上是一个定制模块，当你审视供应链时，很难开发一个适合多种应用的解决方案。有了插入器，高性能的应用程序可以负担得起插入器的经济效益以及与之相关的整个成本模型，尽管仍然存在很大的压力。但问题是这限制了体积。对于HBM来说，可能会有一点脱节，因为供应商希望保持较高的价格。这将无助于促进大量的交易量。终端消费者希望把整体价格拉低。所以这是中间成本加上HBM的组合。如果我们不作为一个行业，在如何让大众更负担得起的问题上保持一致，那么它将永远停留在非常高端的水平。你可以从图形人员身上看到这一点。只有他们非常高端的图形芯片才能负担得起。 Economics is holding everything back. But it’s also aligning the solutions so more applications can adopt the same solution and pave that highway with lower cost.

Kulkarni:行业将推动成本。对于边缘计算，很多客户都在边缘做决定，因为没有时间将其带到中央处理，无论是cpu、gpu还是HPC场。所以我们的客户都在问如何为这个基地服务，因为这样可以减少物联网庞大网络中的节点。从人脸识别到交通堵塞，任何事情都必须当场做出决定。否则会造成事故。数量将是巨大的。从我们的角度来看，我们是从多物理的角度来看待这个问题的，也就是芯片封装系统。今天你不能孤立地看待一件事，这与结构是否具有成本效益无关。局部问题和全球性问题同时出现。以当地的热量为例。我们在2.5D封装、CoWoS、晶圆集成方面的所有客户都在采用热管理，以应对与热相关的影响。ADAS，边缘计算，游戏，人工智能，都在芯片上，在本地寄存器级别，以及全球范围内引起了巨大的切换活动，这是芯片到芯片的。 This can create different thermal profiles, which affect signal integrity and noise. The system has to be chip-aware, independent of the configuration. So it’s chip-aware system design, and system-aware chip design. It’s a complete closed loop. In 5G, with beamforming using 4 x 4 MIMOs, there will be thousands of antennas around us to form the beam. But these MIMOs are consuming so much power they have to be developed in the context of what the end goal is, regardless of the cost.

SE:所以你在7nm和2.5D时发现了同样的问题吗?先进的包装应该是解决这类问题的一种方法。

Kulkarni:是的，而且情况越来越糟。对于动态压降，以前的裕度相当高。它们在几毫瓦的范围内。对于0.8V的电源，它们在100到150毫伏的动态压降范围内。但是现在Vdd已经下降到0.5到0.6，而阈值电压没有下降，所以边际非常紧张。现在几乎不允许有任何动态电压降，因为事情正在失败。我们看到整个子系统失败了，因为他们没有考虑到功率，热，时间，动态电压下降对时间的影响，等等。人们认为这个问题已经解决了，但现在5纳法拉的电容就能改变一切。客户不知道如何找到它，直到他们遍历整个系统并确定它不起作用。对于我们最近看到的2.2GHz芯片，他们损失了300MHz的性能，因为他们没有考虑到所有这些影响。 That’s the Holy Grail for system-in-package and 2.5D to exist.

Lalwani:从我们的角度来看，我们看到人们用光了I/ o。如果这不是一个限制，死亡人数将是巨大的。这个限制是我们在2.5D中看到的很多东西的驱动力。驱动芯片的一个原因是完全无法最大化I/O带宽。SerDes从28个增加到56个再到112个，翻了一番，但现在，如果你想最大限度地增加112个SerDes的数量，你就会受到网线尺寸的限制，除非你能想出创造性的方法，通过先进的包装来解决这个问题。所以问题在解决，但新的问题也在产生。

张: 7nm使I/O切换更快，但与此同时，功耗也增加了。这是个问题。一个解决方案是硅光子学现在，这个项目已经在地平线上了。对于高级包装，我们知道限制条件。最大的挑战是，如果你把这个反馈给管理层，他们想知道投资回报率。这就造成了一个两难境地。在人们使用它之前，你需要基础设施，但另一方面，这是一项巨大的投资。当你与系统设计师交谈时，他们想要一些可预测的东西。那么如何让你的设计具有可预见性呢?对于高级包装，在我看来，EDA行业是非常落后的。当我们与设计界交谈时，他们说，‘告诉我怎么做。’”我们必须解释物理和相互联系，热量，性能，和机械的东西。 But to make it predictable, you need EDA tools.

Kulkarni:就你的观点而言，我们在过去10年里所做的就是带来这些多物理解决方案来解决这些问题。我们从电迁移片上ESD(静电放电)。我们在汽车领域发现了大量的片上ESD。芯片上有很多伪电压。然后你要看看上面的电磁学。现在，在6ghz以下的5G中，然后进入毫米波，我们正在处理电磁干扰，这在以前基本上被忽视了。所以现在你需要芯片上和芯片外的电磁辐射分析和串扰分析，因为芯片上的一个事件有六个不同的邻居，它们都可能受到电磁的影响。这正在导致失败，尤其是在5G和ADAS领域。然后再添加其他方面，如电源完整性和噪声完整性，以及反向对话电压对时序的影响，这将产生电源噪声。

继续阅读第二部分而且第三部分这个系列的。

有关的故事
焦点从2.5D转向扇形，以降低成本
第二部分:中间体的成本继续限制最快和最低功耗选项的采用，但这种情况即将改变。
简化芯片封装
先进封装的前景是能够集成不同种类的芯片，但要实现这一点还需要做很多工作。
降低高级包装成本
需要什么来让不同的包装方法更实惠，以及为什么在短期内这可能不是一个关键因素。
更多2.5D/3D，扇出包装在前方
3d - ic的进展，使用带扇出的HBM和其他新方法。
高级包装知识中心
先进包装最新的文章，视频，博客和白皮书。
小纸片的案例
高级包装中的问题。