先进的包装的承诺是能够集成异构的芯片,但很多工作需要实现它。
包装是一个新兴的半导体设计最重要的元素,但它也是掌握在技术上和经济上带来困难。
原包装的作用是保护芯片,还有包。但在高级节点,和异构组件的集成使用不同的制造工艺,包装是在一个更广泛的战略作用。许多新包是特定于应用程序,系统体系结构的一个组成部分。他们可以帮助频道热量,提高性能,有助于减少权力,甚至保护信号完整性。
通常称为先进的包装——区别于标准的塑料或陶瓷类型的packaging-this方法开发增强advanced-node芯片的可靠性。在许多情况下,它还充当了替代方法克服热,静电的局限性。multi-chip包尤其如此,第三个维度允许处理器访问记忆上方或旁边使用非常高速连接。可以显著快于发送信号从大芯片的一端到另一端在瘦电线7海里,在热量积聚造成的阻力是有问题的。此外,它允许分散记忆芯片架构师在整个包,以避免争用资源,这为设计与创建路由噩梦集中记忆。
但是包装变得一样复杂的发展中一个复杂SoC。而先进的包装一直在增加在过去的几年里服务器芯片和手机,还没有足够的共性是主流。有几个主要原因:
共识关于作品开始出现在哪里。包装在一个几乎恒定的状态的改变在过去的几年里包装的房屋和铸造厂尝试不同的方法来把芯片放在一起。即使在相同类型的包装方法,如扇出,有芯片姓和芯片的方法。也可以添加柱子在扇出,添加内存堆栈上的逻辑在一个准3 d-ic配置。
而在2.5 d、插入器和有机硅插入器使用一个桥在再分配层,或在英特尔嵌入式Multi-Die互连桥,在各种元素提供一个超高速于异构芯片之间的互连。
“包现在是一个主要的操作系统的一部分,“若昂Geada的解释说,首席技术专家有限元分析软件。“我们已经达到经济摩尔定律扩展的结束。当你需要建立一个庞大的系统,而不是把一切都成一个单一的过程,现在是一个最经济的问题我想实现的过程。通常,在现代系统设计中,有多个答案。可以通过针对事情到适当的优化过程,但这意味着你仍然想保持同样的近似的足迹。所有这些必须集成到一个单一的包。这就是各种新挑战进来,因为假设很多这是构建这些服务可以孤立地对设计的行为做出预测没有考虑环境上下文account-stop真的。”
实际上,分治设计方法从在同一块芯片芯片放到包中。虽然包减少一些物理效应,如变化在一个大的死,它带给自己的挑战。
”变异成为一个更大的组件的规范,你有更多的出现在的边缘分布,他们是附加的,”David炸说,首席技术官Coventor,林研究公司。”50-core CPU,例如,你要添加的所有标准设计的复杂性与I / o和内存。但是你想做它更快,规格和变化不会消失。如果这些变化不相应缩小,系统工程将变得更加困难。所以更容易如果我这裂成五块吗?系统工程变得更容易一些。但它需要异构集成,因为你不能设计一切你习惯的方式。”
什么工作在哪里
这已经导致了寻找最好的包装选择,并在这一领域的研究系统公司,大学,设备制造商、铸造厂和包装房子一直是巨大的。
“我们看到的引入更先进系统包(SiP),扇出衬底和2.5 d芯片晶圆包,”副总裁沃伦•弗莱克说全球光刻技术的应用Veeco。“这是传统的倒装芯片市场,继续显示出增长。”
转向更高级的包提出了诸多挑战。例如,高密度扇出需要更严格的再分配层(rdl)较好的场地,提供电气连接的包。最新的高密度扇出包迁移向1µm线/空间障碍和超越。在这些关键尺寸(CDs),扇出将提供更好的性能和成本。
“临界尺寸较小的再分配层使总数减少扇出包的再分配过程的水平,”弗莱克说。“反过来,这减少了包装的总成本,为客户提高了产量。目前,1µm RDL低容量,但我们预计它将在未来几年中显著增加。”
将细RDL cd包中提出了一些挑战,即对光刻技术,芯片和包装上图案的艺术特性。
“将较小的特性需要暴露和更短的波长(线上或Hg)透镜数值孔径大,”弗莱克说。“主要的光刻技术挑战未来对这些先进的扇出包成像RDL高纵横比的亚微米,最小化错误覆盖源于转移死亡,极度扭曲的基质处理,和支持非常大的2.5 d芯片晶圆包装尺寸。产量和生产力将采用先进的扇出包的成本。只有非常高的ASP(平均售价)设备可以负担得起这种先进的包装方式。”
预计将继续在短期内,但也有努力在扇出提供相同的好处,并与chiplets扇出,更昂贵的方法如2.5 d硅插入器目前正在使用的地方。例如,ASE报告采用的扇出芯片衬底,可以支持HBM2内存。在过去,只有2.5 d包利用HBM,堆放DRAM的模块。日月光半导体技术的异构和均匀的服务器应用程序,以及人工智能芯片和chiplets。
“这是为了替代插入器解决方案,这些市场,”John Hunt说高级的工程总监日月光半导体。“它提供了一个低成本的解决方案,实际上已经比硅插入器更好的电和热性能结构。”
这种方法使用一个扇出传统的球形阵列基板复合模,基本上是标准中使用的相同类型的衬底BGA和2.5 d interposer-based包。BGA提供的第二层次的“粉丝”计划,这是除了细扇出chip-on-substrate撞球场标准电路板组装。
图1:扇出chip-on-substrate。来源:日月光半导体
扇出在移动市场继续流行,。苹果是第一大公司合法化时这种方法采用台积电的综合扇出(信息)为iPhone 7。苹果现在在柱子上的扇出,据业内人士称,以提高性能。
移动的主要增长动力仍是低密度和高密度扇出,但汽车预计将升温,作为汽车的包装是合格等级1和2。
也有无数的报道3 d-ics在整个行业的发展。与扇出,记忆是堆放在逻辑,通过中间的硅与连接使用在矽通过。
tsv也被用于硅插入器,他们正在寻找一个家硅光子学,从本质上说,他们是作为波导光信号。虽然他们没有达到这个市场的早期预测,这些类型的市场互联正在攀升。
“预计先进包装市场增长加速逻辑和内存客户驱动采用这些技术的改进的外形和性能考虑,“说野生动物资源董事总经理林的研究。“先进的包装发展的初始阶段是由铜柱和wafer-level包装解决方案。客户现在采用高密度扇出,硅插入器,和3 d包装解决方案提供差异化的系统级的性能。先进的战略相关性包装是增加IDMs的需求和系统级验证的新颖的包装解决方案的公司。”
材料的选择
越来越多的包装的发展未来,虽然并不是所有人都适合在先进的包装标签。考虑到印刷的发展和灵活的电子产品,例如。在这种情况下,包装可能是一个柔性衬底上使用3 d打印机之类的了。而不是蚀刻硅,大多数这些过程是附加的。
“你可以打印用金属聚合物复合融合在一起,创造一个“说Ryan吉德(/名誉教授设备工程总监布鲁尔科学。“那是更有效和有更少的质量。”
重量是电动汽车的一个主要担忧,因为较低的重量每一次充电范围越大,和灵活的基板,可以像一块胶带贴在显著轻于多层印刷电路板和芯片的集合。但这种技术才刚刚开始获得立足点,。在这一点上没有良好的物理模型来展示如何在各种情况下这些芯片的行为。
说:“这是不同于硅基电子吉德(。“有不同的影响,每一个都需要不同的模型。你今天不能使用现成的软件。”
图2:电路印刷在柔性衬底上。来源:布鲁尔科学
Chiplets
迫在眉睫的大包装在整个空间chiplet的概念,基本的想法是创建一个即插即用各种组件的基础设施。这个想法是为了规范过程,为了降低成本,使芯片制造商更快地构建系统。
第一家采用这种方法迈半导体,开发了一种模块化芯片(麻吉)架构允许客户选择一个菜单的功能。“我们很多技术方案评估,发现最好的方法是一个标准的有机底物的罗马数字(multi-chip模块)包”Yaniv Kopelman,公司的网络首席技术官。“这有几个优点。首先,所有的OSATs知道如何去做。的数量也没有限制死,或死的位置。最引人注目的特性是它的成本效益。所有其他的包装方法我们看着semi-proprietary。唯一的-我们发现它的带宽有限,但是我们发现在大型设备上不那么重要。”
有许多标准的努力在这个领域。例如,美国国防部高级研究计划局的芯片程序旨在简化复杂的芯片的发展为各种不同的政府和商业应用。此外,马维尔和Kandou总线是超短的一部分(USR)联盟,它正在开发一个标准的方式来连接各种chiplets在一起。最重要的是,第三组,称为去年秋天开放领域特定的体系结构创建工作组。这个群体的成员包括GlobalFoundries, Netronome Achronix, Kandou, NXP、八叠球菌、SiFive。
“我们正在开发一个概念验证,”罗恩Renwick说Netronome产品副总裁。“Netronome连接RISC处理器和FPGA。我们也正在开发的技术规格将如何做,这和一个商业模式从一个IP的角度来看这是如何工作的。这可能是在6月底完成,之后我们将演示此概念在阿姆斯特丹的开放计算项目峰会9月。”
结论
包装是变得越来越重要和更复杂的,但它也是在各种方法解决的迹象,可以帮助降低成本。共同努力来实现,在许多方面,但也不是唯一的前进道路。
更多的谈话和活动也发生在结合历史上还没有走到一起的基本技术,如5或3 nm逻辑芯片与older-node模拟和内存组件打包。随着摩尔定律变得更加昂贵和耗时的追求,这个行业已经开始限制在这些节点处理。这将是一个巨大的转变方向,影响可能非常重要。
相关文章
得到Chiplets正事
联盟设法确保互操作性的硬化IP作为降低成本的方式,上市时间,但它不会容易。
光刻技术挑战扇出
先进的包装进入大容量移动市场,但需要更复杂的设备和低成本的过程。
减少先进的包装成本
我们需要不同的包装方法更便宜,为什么在短期内,这可能不是一个很关键的因素。
Chiplets的理由
先进的包装问题。
|
|
|
|
|
|
|
|
是的但它似乎并不像包装本身变得更加简单。也许指定或找出哪个版本使用。