减少先进的包装成本

半导体工程与刘Chenglin坐下,包工程主管迈威尔公司;约翰亨特,资深的工程总监日月光半导体;高级主管Eric Tosaya包制造eSilicon;胡安·雷伊,负责工程的副总裁口径导师,西门子业务。以下是摘录的讨论,在现场观众面前举行MEPTEC。第一部分,点击在这里。

(唐森Chenglin刘,约翰·亨特,埃里克·Tosaya胡安雷伊

SE:我们如何得到先进的包装的成本?

亨特:这不仅仅是多个死去。我们意识到我们可以使用相同的技术用在异构集成多个单模拉板牙应用程序。如果我们去7纳米硅的成本太高,客户想要缩小死亡。收缩的死,你经常需要缩小下垫板。要做到这一点,你需要一个成本较高的底物为包。所以现在我们要做的是使用中心(扇出chip-on-substrate)技术,微细的扇出7海里死,并将在低成本的衬底。解决方案的总成本小于使用7海里死了,一个高成本的衬底。所以你可以降低成本的先进包装甚至用一个死。

SE: multi-die方法怎么样?解决方案是chiplets扇出桥梁或其他什么?

Tosaya:答案的一部分取决于设备的类型。这是一个我/ O-limited设计或logic-limited设计?我们已经看到。与设备I / O-limited,有大量的并行转换器。当你第一次创建并行转换器的设计,如果你知道你可以更细,目标你可以设计并行转换器宏细间距的设计支持。不管你开始,这将限制你的死如果你I / O-limited大小。知道路线图,你可以利用提前一年或两年,在你创建这个并行转换器技术7海里,关键是能够改善成本和设计灵活性这种高性能的应用程序。

亨特:扇出解决方案,我们开发一个600毫米的能力。系统,我们打算投入600毫米2µ线条和空间能力。所以我们可以做高密度的产品。ASE也正在开发300毫米的面板功能。也可以做2µ线条和空间。允许我们做这些解决方案以更低的成本,因为它是更有效。你得到更有效的利用线条和空间在一个大比300毫米圆形面板应用程序。规模经济也将下来。

SE:这种方法是足以让竞争与其他单片机解决方案?

亨特:成本将下降随着时间的推移,不一定只是因为成交量上升,你将获得规模效益,从体积增加。这些都是非常复杂的技术。但是如果我们能够摆脱硅插入器和扇出,只要你能满足您的性能需求,那么这是一个伟大的解决方案。2.5 d,这是一种有机衬底插入器连接,可能是划算的,因为你有不同的来源。与一些重要的制造业能力提高,减少生产时间,和整个供应链的物流,这是一个吸引人的概念。,能否实现还不清楚。

雷伊:三年前,我们经历挫折,因为3 d或2.5 d不是我们所希望的进展尽快。现在我们看到的广泛使用。在短期内,有更多的机会。出来这些宏大的研究工作,如加州大学洛杉矶分校工作,我们不知道。这些努力需要大量的研究。但他们往往失去,促进一些新的想法,随着时间的推移变得实用。现在,我们看到了比过去更多的兴趣。

亨特:有更多的推广使用,这将导致更低的成本。我们看到越来越多的兴趣系统公司因为人工智能的性能要求,不计成本。我们会看到越来越多的这些包装的实现方法,即使在成本下降。性能更好。

刘:没有足够的竞争,没有足够的人设计HBM2系统的能力。当我们得到更多的人能够使用这项技术,体积就会上升。所以现在很多从铸造解决方案。这将会改变。

SE:今天的工具和流存在,使先进的包装工作吗?有方法与asic一样有效,我们可以做必要的勘探和权衡在哪里?

Tosaya:在某种程度上,这就是为什么我们将努力创建一个流使用行业工具启用它。首先,没有,有一个风险。很容易犯错误。第二,你必须的资源消耗的时候不是自动化都相当高。需要花费很长的时间来创建一个设计。此外,该工具使更好的规划。所以如果你有2.5 d,硅插入器,另一个选择是2.3 d有机衬底插入器。有不同的扇出技术。那么如何正确,在合理的时间内,评估这些不同客户的选择,当然要最好的性能解决方案吗?你用的工具。 Today, the typical substrate design is more like a PCB board, with mechanical-driven tools versus the chip-level ASIC design, where you do the LVS and timing analysis. For the high-performance application, we want to move toward the ASIC kind of model. Today, we don’t do that kind of timing analysis for a substrate. We have to break it down, extract pieces, and put it back together. It’s time-consuming and painful, and the tools don’t talk to each other. Now we’re starting to look at timing analysis as part of the overall 2.5D or 3D package module design.

雷伊:工具已经扩展到支持范围广泛的活动。已经有相当多的研发活动探索许多替代品,期望他们会提供必要的工具。例如,这包括热区域的交互,包括热对路由和电迁移的影响。在每一个地区仍有改进的空间。的一个地方有一些激动人心的进步是在运动从传统的科索沃民主党(流程设计工具)技术,来自于半导体制造领域到这些理应(装配设计工具包)类型的活动,我们有很好的例子。这将是伟大的看到更多进展。这就是我们规范的过程。

有关的故事

先进的包装是有意义的

2019年包装商业面临着挑战

面板扇出坡道,挑战仍然存在

日益先进的包装缺陷挑战