面板扇出的Litho选项

几家包装公司正在逐步接近面板级扇出包装的生产，这是一种下一代技术，有望降低目前扇出包装的成本。

事实上，日月光、Nepes、三星和其他公司已经在他们的面板级扇出生产线上安装了这种设备，预计2018年左右投产。但据多个消息来源称，在幕后，面板级封装公司继续评估设备供应商基础，特别是在光刻方面。光刻技术是制造IC封装和晶圆厂芯片关键特征的关键技术。

除了供应商之外，消息人士称，包装公司也在认真研究面板级扇形向外准分子激光烧蚀、激光直接成像和步进的三种主要光刻工具类型。大多数面板级封装公司将使用传统的步进，尽管有些公司将选择激光直接成像，一种无掩模光刻技术。消融，一种切除过程，也正在评估中。

封装供应商正在探索光刻领域，出于良好的原因，面板级封装在行业中提出了一些新的和重大的挑战。它甚至可能需要一些新的突破和方法来生产具有良好产量的成本效益的面板级封装。

今天的扇出封装包括将一个模具封装在圆200mm或300mm晶圆格式。在一段时间的研发中，面板级扇出涉及到将一个模具包装在一个大的方形面板上。这个想法是在单位面积上加工更多的模具，作为降低扇出包装成本的一种手段。

图1:300mm晶圆上暴露的模具数量与面板上的模具数量的比较。资料来源:STATS ChipPAC, Rudolph

但是面板级封装是一项很难掌握的技术，而且在这个领域没有标准。一些供应商正在研究不同尺寸的面板。然后，市场达到临界规模还需要一段时间。“在2018年底或2019年之前，你都不会看到交易量，”TechSearch International总裁扬·瓦尔达曼(Jan Vardaman)说。

投资回报率也不明朗。该公司产品和技术营销副总裁Vinayak Pandey说，首先，建立一条新的面板级包装线需要1亿美元新科金朋他在最近的一次演讲中说。

“第二件重要的事情是从客户的角度(对于面板级的扇出)找到一个最佳点。许多客户仍在使用倒装芯片，只有一家除外。”他指的是一种名为倒装芯片的竞争性封装互连方案。“当我们研究10nm设计时，倒装芯片满足了他们的要求。你可以去扇出，但我们看到倒装芯片可以满足要求。因此，我们希望当我们达到7nm或低于7nm时，(面板的)应用程序可以为客户带来价值。”

显然，在面板级封装中有几个动态因素在起作用。为了帮助客户走在前面，半导体工程公司研究了面板级扇出市场和各种各样的产品光刻技术在竞技场的选择，如消融，直接成像和步进。

为什么板?
扇形包装很受欢迎。根据Yole Développement的数据，总体而言，整个扇出包装市场预计将从2014年的2.44亿美元增长到2021年的25亿美元。Yole的分析师Jérôme Azémar表示:“虽然2017年面板扇出的收入几乎为零，但我们预计到2022年，它将达到整体扇出产量的15%左右，达到2.53亿美元的包装市场规模。”

苹果(Apple)、高通(Qualcomm)、恩智浦(NXP)和其他公司正在使用今天的晶圆级扇出封装开发芯片。这一点在智能手机领域表现得很明显，在智能手机领域，应用程序处理器传统上使用包对包(PoP)技术。PoP通常基于倒装芯片，价格便宜且可靠，但在I/ o和封装厚度方面，该技术已经失去了动力。因此，苹果在最新的iphone上从PoP转向了台积电的InFO扇出技术，以提供更小的封装和更多的I/ o。

除了台积电，其他封装公司也推出了基于不同技术风格的扇出封装，比如芯片先和芯片后。

图2:先芯片vs后芯片。资料来源:TechSearch International

在今天的晶圆级扇出封装流程中，单个模具嵌入在200mm或300mm圆晶圆的环氧材料中。模具经过加工和切块，形成单个或多个模具扇出包。

fan-out是将互连的链路呈扇形散开，可以支持更多的I/ o。它也不需要插入器这使得它比2.5D/3D设备更便宜在矽通过(tsv)。

但扇出也存在一些成本问题。TEL NEXX先进技术总监Jon Hander和TEL NEXX战略业务发展总监Cristina Chu表示:“与TSV相比，晶圆级扇出封装的价格要低得多，但对于许多产品来说，成本仍然过高，特别是对于尺寸通常大于20mm的多芯片封装。”TEL NEXX，部分电话是电化学沉积(ECD)工具的供应商。

因此，对许多客户来说，“扇出去”并不是一种选择。相反，他们将继续使用更传统和更便宜的包装类型，如风扇、倒装芯片和线粘接。“从我们今天的客户群来看，WLFO已经在工作中或在他们的开发路线图上。然而，与任何业务一样，与现有的包装选项相比，需要有竞争或技术上的优势。今天，仍然有许多设备已经针对线键合或倒装芯片进行了优化。正如我们在WLCSP中看到的那样，终端应用及其成功将推动WLFO在未来几年证明分析师预测的增长速度，”包装公司Unisem北美地区副总裁Gil Chiu表示。

这就是面板级封装背后的思想。通过增加基板尺寸，供应商加工更多的模具作为降低成本的一种手段。例如，根据STATS ChipPAC和Rudolph Technologies的一篇论文，一块500mm x 500mm的面板可以处理的芯片数量是300mm晶圆的4.54倍。

TEL NEXX的Hander和Chu表示:“510mm x 515mm面板基板可以使基板面积增加三倍以上，成本增加不到50%。”“从300mm晶圆过渡到510mm x 515mm面板的成本降低是令人信服的，但必须证明满足现在和未来高产量面板级风扇输出的技术要求。”

事实上，面板级扇出与今天的晶圆级扇出有许多相同的挑战。“对于晶圆处理，用于FO-WLP的重构晶圆可以表现出明显的翘曲，并且在晶圆地形上保持特征尺寸变得具有挑战性，”公司的工艺工程师Justin Oberst说林的研究他在最近的一次演讲中说。Lam为包装提供ECD工具。

面板级加工在更大的规模上进行，因此翘曲和均匀性变得更加成问题。最重要的是，没有标准。如今，超过六家公司正在研究不同面板尺寸的面板级封装。

尽管面临挑战和缺乏标准，日月光、Nepes、三星以及几家研发机构正在准备他们的面板级扇出生产线，预计明年投产。

有些人仍在评估这项技术，而有些人则没有追求它。例如，台积电在晶圆级风扇输出方面取得了成功，并坚持认为它不需要面板。

然后，英特尔一直在开发基于510mm x 515mm格式的通用面板级封装技术。英特尔还没有进入扇出市场。

Suss Microtec公司光子系统部门总裁Markus Arendt说:“面板正在出现，但它不是你所说的集成细间距封装。”“此外，我们也没有看到很多OSATs它会参与这个。osat的问题在于，他们包装的一些产品(在市场上)的销量非常小。这可能会填满一个面板，以满足客户一年的全部生产需求。”

阿伦特补充说，进入面板级封装的公司已经有了面板经验。英特尔和三星都有面板经验。

无论如何，面板级封装需要一套不同的设备。“这不仅仅是加工设备的问题，”该公司高级工程总监约翰•亨特表示高级半导体工程(ASE)最近接受采访时表示。“你必须将整个基础设施与一个面板流程整合在一起。”

Litho选择-步进
在包装中，有许多工艺步骤。光刻可以说是最关键的工艺，用于在封装中创建各种结构，如凸点、铜柱、rdl和tsv。

重分发层(RDLs)是包中最关键的结构之一。rdl是铜金属互连方案或金属走线，将电信号从封装的一部分路由到另一部分。

图3:再分配层。来源:Lam Research

RDLs是根据线和空间来测量的，这是指金属痕迹的宽度和它们之间的空间。

有几种方法可以制造rdl。种子层沉积或溅射在表面。一个抗蚀剂被应用，然后曝光使用光刻系统。使用ECD沉积铜。

图4:一个普通的RDL流程。来源:Chipbond

如今的晶圆级扇出封装范围从5µm线和空间(5-5µm)及以上到2-2µm及以上。然而，对于面板级扇出，封装室可能从10-10微米开始。随着时间的推移，它们将移动到5-5微米甚至更远。

为了给RDL层打上图案，封装公司使用两种光学光刻系统——掩模对准器和步进器。掩模对准器用于处理3-3μm及以上的特征，可能在面板中发挥作用。

对于面板级封装，步进器似乎是最受欢迎的选择。多年来，步进器一直用于晶圆级扇出和其他封装类型的细间距应用。

Ultratech公司光版产品副总裁兼总经理Rezwan Lateef表示:“步进器仍然是首选，因为它们能够提供优良的功能性能、高吞吐量和可靠性。

使用步进器，这个过程很简单。芯片布局从文件格式转换为掩模。蒙版是给定布局的模板，放置在步进中。

步进器通过透镜和掩模投射光线，在晶圆的一小部分上形成图像。然后移动基底并再次成像。这个过程是重复的。

对于封装，一些步进器配置了宽带光源，支持三种不同的波长- g, h和i (436nm, 405nm和365nm)。“ghi”步进器用于2-2μm及以上的应用。

其他步进器仅为i-line。i型步进器的波长为365nm，用于2-2μm以上的更高级封装。

然后，一些步进器以1:1或1X的比例处理特征。同时，约简步进对特征进行2倍、4倍或5倍的成像。

那么，面板级封装的正确解决方案是什么呢?Lateef表示:“对于i-line和ghi-line，由于线/空间要求通常远高于2µm(用于面板级扇出)，因此两种模式都可以使用。”

真正的问题是，光刻供应商根本无法采用现有的晶圆级封装系统，并将其销售到面板市场。相反，光刻厂商必须或多或少地制造一种新的工具或为面板改造一种工具。

他说:“由于我们谈论的是比300mm晶圆大得多的基板，整个系统必须扩大规模，其中包括用于曝光工艺的技术复杂的晶圆级。”“这一阶段还必须处理翘曲问题。处理程序可能没有那么多问题，因为有供应商能够处理面板。”

一些供应商已经开发出用于面板的光刻技术和其他工具。但面板给尚未致力于这项技术的工具制造商带来了一个困境。制造一种新工具需要花费时间和金钱，但目前还不清楚面板是否或何时会起飞。

如果这还不够，处理面板级基板有其自身的挑战。他说:“不同的制造商对光刻技术的要求也不尽相同。”“例如，最近对面板级包装制造商的调查显示，面板尺寸可以从370mm x 470mm到600mm x 600mm不等，这可能与巨大的工艺变化相关。”

此外，光刻工具必须能够在较厚的薄膜上刻印特征。较厚的薄膜在加工过程中容易发生地形变化。

另一个问题叫做移模。在扇出中，模嵌在重构晶圆中。但有时，模具在流动过程中移动，导致模具移位。“在我们看来，最大的挑战在于计量以及模具放置和移位的修正，”鲁道夫技术公司光刻系统集团副总裁兼总经理Rich Rogoff说。“材料的翘曲，有时超过10mm，以及吞吐量也是一个挑战。”

Rudolph和STATS ChipPAC最近发表了一篇论文，解决了面板工艺中的模移问题。在使用鲁道夫的步进器时，两家公司使用了一种更古老的技术，称为“测绘”。

映射使用一种算法来测量实际的模具放置位置与其所需位置的关系。数据由步进器处理，使系统能够对移模进行必要的修正。

还有其他的考虑。包装公司必须评估参数和成本之前选择一个给定的工具。

例如，包装公司可以购买“ghi”步进机和/或仅i-line步进机。i-line工具更先进，但它们也比“ghi”步进器更贵。平均而言，一个步进器的价格从200万美元到400万美元不等，具体取决于型号。

“一台i型步进机不会让你倾家倾城，”佳能(Canon)工业产品部的营销经理道格·谢尔顿(Doug Shelton)说。佳能是i型步进机和其他设备的供应商。“i-line工具现在可以处理生产中的一切。这是2微米(及以上)的唯一解决方案。”

不过，一般来说，i-line在吞吐量方面可能较慢，这是由于die shift。佳能已经找到了解决这个问题的方法。“我们的方法是重对齐抽样。你可能会测量晶圆上每个晶圆芯片内的多个位置。”Shelton说。“我们的应对措施将是离线测量并向前反馈。所以你总是每小时送一块，取决于剂量。”

直写和烧蚀
除了步进器，还有其他选择，如激光直接成像。激光直印类似于直写或无掩模光刻。它直接在不带掩模的情况下将特性写入芯片，从而降低了成本。激光直接工具的成本为100万至200万美元。

激光直接用于PCB行业，但它在包装方面的成功有限。缺点是吞吐量，因为技术比步进慢。Yole的Azémar表示:“(激光直接印刷)可能会获得一些市场份额，但由于分辨率的限制，至少目前不会取代传统的光刻印刷。”“我们认为(市场份额)不会超过几个百分点。”

今天，Orbotech和Screen Semiconductor Solutions是激光直接成像的工具供应商。据消息人士称，另一家公司Deca Technologies也开发了一种专有的激光直接技术。

激光直接是另一种处理移模的方法。例如，Deca的技术，被称为自适应模式，涉及一个过程，其中检测工具确定模具的位移。

数据被输入一个设计工具。Deca的一篇论文称:“最后，每个面板的设计文件被导入到光刻机中，该光刻机使用设计数据在扇出堆积过程中动态地对每个面板应用自定义的自适应模式。”

与此同时，Screen Semiconductor最近推出了一种激光直接系统，解决了吞吐量问题。该系统采用355nm激光器和4个成像头，能够在5-5μm波长下每小时生产70个面板。2-2μm也得到了验证。

Screen公司负责前沿、热与计量系统运营的高级总经理Keith Horiguchi表示:“(激光直接)与步进平台竞争。“直接成像技术是一种逐模无掩模工艺，我们有明显的优势。可以读取芯片重排过程中的位置偏差，并自动校正曝光数据。”

与此同时，Suss正在开发另一种称为准分子激光烧蚀的光刻技术。烧蚀是指在一个步骤中去除材料。实际上，激光击中一个表面，破坏分子键。该工具直接蚀刻所需的电路图案到2-2μm。

Suss的工具使用波长为248nm或308nm的准分子激光。“我们创造了一个均匀的光束。典型的梁尺寸是60mm宽，2mm到3mm高。我们用掩模扫描这束光。这是一个步进扫描系统。然后，我们通过晶圆上的掩模烧蚀图案，”Suss ' Arendt解释说。

烧蚀比步进有一些优点。步进速度快，但该过程需要固化和抗显影步骤。“准分子激光可以直接烧蚀材料。所以没有治疗或发展步骤，”阿伦特说。

Suss的工具主要用于在包中创建过孔。现在，该公司正在开发一种双重大马士革工艺，其中沟槽和过孔在一步中被烧蚀。

显然，面板级封装具有挑战性，该技术不会在一夜之间改变整个封装格局。“面板就在那里，”阿伦特说。“但许多谈论过面板但没有经验的玩家低估了其中的挑战。”

有关的故事
未来粉丝活动的挑战
新的光刻，包装所需的设备不断扩大。
未来将有更便宜的扇扇
对低成本的需求推动了面板级封装的研发。但是哪种尺寸呢?
内部面板级扇出技术
夫琅和费的专家小组深入研究了为什么需要这种方法，以及使其发挥作用的挑战在哪里。
先进包装的进展
STATS ChipPAC的CTO针对不同类型的封装以及每种封装的优点和缺点进行了归零。
osat的下一步是什么
日月光的首席运营官畅谈了扇出的未来、增长前景以及下一个机会将在哪里出现。