提高EUV工艺效率

半导体行业正在重新思考极紫外(EUV)光刻的制造流程，以改善整体工艺并减少晶圆厂的浪费。

供应商目前正在开发新的和潜在的突破性晶圆厂材料和设备。这些技术仍处于研发阶段，尚未得到验证。但如果它们按计划工作，它们可能会增加流量，并对当前的供应商基础构成挑战。

十多年来，人们一直担心是否EUV会被投入生产。从那时起，它已被领先的铸造厂采用7nm工艺，并在研发5nm工艺。但EUV仍面临一些挑战。例如，在当前和未来的节点上，EUV工艺可能会导致芯片缺陷。此外，工艺流程本身效率相对较低，新的和昂贵的材料被浪费了。

在一般的工艺流程中，晶圆被插入一个称为涂布器/显影器的系统中，有时也称为晶圆轨道。这时,一个光致抗蚀剂这是一种用于芯片图案的光敏材料，被倒在晶圆上。晶圆被高速旋转，导致电阻覆盖晶圆。但是大部分抗蚀剂材料从晶圆上脱落，浪费掉了。

从那里，晶圆从涂布机/显影机传输到光刻扫描仪，用光暴露抗蚀剂。这将根据给定的IC设计在晶圆上创建图案。然后，晶圆被开发并运输到晶圆厂的其他设备进行加工。

图1:典型光刻加工步骤序列的示例。来源:Chris Mack, Fractilia

这种工艺既用于传统光刻，也用于EUV。但EUV是不同的，比光学光刻技术．在这两种情况下，流程都是可行的，但在研发方面，业界正在探索一些新颖和突破性的方法来改进EUV工艺。其中包括:

• 下一代EUV抵抗。有几家公司正在开发新的抗蚀剂，有望超越现有材料。
• 无法抗拒的光刻技术。Paul Scherrer研究所正在探索不使用抗蚀剂的EUV。
• 干燥的抵制。林的研究最近宣布了一项干阻技术，正在研发中，目标是3nm。为此，各种化合物在化学气相沉积(CVD)系统中进行处理，从而产生EUV抗蚀剂。而不是旋转涂层，电阻沉积在CVD系统的晶圆上，这减少了晶圆厂的电阻浪费。

干阻技术尤其值得关注。如果成功，该技术将取代TEL和Screen的涂布工/开发人员，或成为一种可行的替代方案。干法工艺也可能产生新的EUV电阻。但在当今风险规避和成本意识强的环境下，改变传统的流程并不简单。因此，这些技术和其他技术在进入晶圆厂时面临一些挑战。

传统流程
今天的半导体晶圆厂是自动化设施，在洁净室中使用多种不同的设备加工晶圆。这是一个复杂的过程。为了制造一个先进的逻辑器件，晶圆要经历600到1000个步骤，甚至更多。

在晶圆厂内部，许多关键步骤发生在光刻单元中，光刻工具与涂布工/开发人员或晶圆跟踪系统并肩工作，在晶圆上加工、定型和开发芯片。

光刻和晶圆跟踪设备市场是相当大的业务。高德纳(Gartner)分析师鲍勃·约翰逊(Bob Johnson)表示，到2020年，光刻设备市场预计将达到110亿美元左右，比2019年增长4%。这些数字包括光学和EUV。

Johnson表示，2019年，晶圆轨道设备市场预计将达到20亿至21亿美元，而2018年为22.6亿美元。他说，TEL是最大的晶圆轨供应商，其次是Screen和SEMES。

多年来，芯片制造商使用光学光刻工具来绘制芯片中的特征图案。最先进的扫描仪使用193nm波长的光。在多重制模技术的帮助下，芯片制造商已经将193nm光刻工具扩展到10nm和7nm。但在5nm工艺下，使用传统的光刻技术过于笨重和昂贵。

“对于193nm光刻技术来说，试图打印50nm、40nm或30nm的特征本质上是一项艰巨的任务，”东芝首席执行官藤村昭(Aki Fujimura)表示d2．“在13.5nm波长使用EUV应该会更容易、更可行。”

这就是EUV的用途。EUV简化了工艺，使芯片制造商能够在7nm及以上的工艺上对最困难的特征进行刻印。今天，阿斯麦将推出其最新的EUV扫描仪。该系统采用13.5nm波长，可实现13nm分辨率，每小时(wph)生产170片晶圆。

与此同时，在晶圆厂，光刻工艺流程多年来都没有改变，无论是光学还是EUV。最大的不同是光学光刻使用基于光学的扫描仪。EUV不同，它使用基于EUV的扫描仪。

在该流程中，晶圆经历一个制备过程。然后将晶圆移动到涂布机/显影剂或晶圆轨道，并在系统中插入EUV抗蚀材料。EUV抗蚀剂由Inpria, JSR等抗蚀剂制造商提供。

尽管如此，晶圆轨道执行什么通常被称为自旋涂层过程。Fractilia公司的首席技术官Chris Mack说:“你拿起晶圆，把液体光刻胶倒在它上面的水坑里。“然后，你以非常高的速度旋转晶圆。抗蚀剂从侧面旋转，一小片薄膜留在晶圆上。也许70%到90%的抗蚀剂最终会和一些不友好的溶剂一起流入下水道。扔掉它们也要花钱。”

好的一面是，轨道系统很快。对于光学和EUV，最先进的晶圆轨道系统可以处理300 wph。

自旋涂层的主要目的是在晶圆片上获得所需的抗蚀层厚度。Mack在他的光刻博客上写道:“最终的抗蚀剂厚度变化为旋转速度的平方根之一，并大致与液体光刻胶粘度成正比。”

然后，晶圆进行预焙过程，去除基板上多余的溶剂。从那里，晶圆被运送到光刻工具，光刻工具根据给定的配方对它们进行图案处理。最后，晶圆移回同一轨道系统进行开发。

麦克解释说:“显影剂溶解抗蚀剂的部分，你就得到了你的图案。”

新方法
多年来，该行业一直在开发新的方法来开发和沉积旋转涂层以外的抗蚀剂。一些技术还在研发阶段。其他人则失败了。

任何新技术都必须符合一定的标准。“在一天结束的时候，它必须有很高的吞吐量，才能与旋转过程竞争，”道格拉斯·格雷罗，高级技术专家布鲁尔科学．

总而言之，在可预见的未来，涂布工/开发人员仍将是主导技术，尽管一些较新的技术值得关注。

例如，Paul Scherrer研究所，一个研发组织，最近描述了一种用于EUV的无电阻技术。多年来，业界一直在研究各种形式的无电阻光刻，以避免使用电阻。

在传统的光刻技术中，抗蚀剂的设计是为了产生高分辨率和低缺陷的图案。但EUV并不总是这样。在EUV过程中，光子撞击阻光剂并引起反应。但在每次活动中可能会有新的不同的反应。因此EUV很容易产生不必要的变化，有时是随机效应。

如果在EUV过程中发生意外，芯片可能会出现随机故障或缺陷。一般来说，该行业将随机性归咎于电阻，但变化也可能发生在过程的其他部分。

这就是无电阻光刻吸引人的原因。它避开了随机效应。然而，无电阻光刻技术并不是主流技术。在这一点上，它被限制在利基市场。

在无电阻光刻技术中，氢原子在硅表面形成。实际上，氢原子起到了阻垢剂的作用。然后，使用扫描隧道显微镜(STM)，尖端将电子注入表面，破坏键并在结构上形成图案。这被称为氢脱吸光刻(HDL)。

Paul Scherrer研究所没有使用STM，而是使用EUV进行了相同的过程。为此，EUV光暴露了以氢为末端的硅表面，使图案可达5nm。Paul Scherrer研究所先进光刻与计量组负责人Yasin Ekinci说:“我们证明了我们可以在没有光刻胶的情况下进行制模。”“我们的工艺不涉及抗蚀剂，这是传统光刻的核心概念。它从硅表面的氢钝化开始。晶圆被转移到EUV干涉光刻系统。在此期间，晶圆已经部分氧化。晶圆暴露在EUV辐射下，导致表面进一步氧化。通过使用部分氧化和euv诱导的表面氧化物的化学蚀刻对比，我们可以在Si中蚀刻高达30nm，并获得低至70nm hp的图案。”

其他方法也在研究中，这些方法更有可能从研发部门转移出去。干式抗蚀剂就是这样一种方法。“这并不新鲜，”超大规模集成电路技术(VLSI Technology)首席执行官丹•哈奇森(Dan Hutcheson)表示。“多氯联苯已经存在了大约40年。”

在PCB干抗蚀工艺中，种子层应用于表面。用覆膜机系统将干膜贴在表面，然后将表面曝光形成图案。

与此同时，Lam正在与ASML和Imec合作开发更先进的干抗技术。干式抗蚀剂不同于旋转涂层，旋转涂层被认为是一种湿式工艺。“区别在于这是一种CVD或PVD过程，”Hutcheson说。“从沉积的角度来看，这无疑是有趣和革命性的概念。然而，我怀疑它是否已经准备好投入生产。”

化学汽相淀积已经存在了几十年。在CVD系统中，晶圆被插入到系统中。化学物质被注入到系统的工艺室中，与晶圆发生反应，并在表面形成薄层材料。

在Lam的干式抗蚀剂工艺中，晶圆被插入干式抗蚀剂沉积系统中。通过结合各种化合物，沉积系统在原位生成EUV抗蚀剂。然后，晶片被移到EUV扫描仪进行曝光。最后，晶圆从Lam转移到单独的干式显影系统。

与旋转涂层相比，该工艺减少了5到10倍的材料浪费和成本。它还有其他优点。公司执行副总裁兼首席技术官Richard Gottscho表示:“相比之下，如果我们选择干的，就不需要担心粘度问题。林在该公司最近的公开分析师会议上。“你必须担心粘附性，但在沉积光敏材料之前，你可以调整表面的特性。或者你可以在增加厚度的同时调整材料的性能。你可以极大地控制薄膜的厚度，而不是旋转一些东西。”

干阻解决了另一个问题。先进的设备采用高纵横比的更高结构。在这个过程中，模式往往会崩溃。在干抗下，花纹不易塌陷。

最初，Lam为高数值孔径EUV开发了这一工艺，这是针对2nm的下一代EUV技术。现在，Lam的目标是3nm技术，在那里它可以与今天的EUV扫描仪一起工作。

干抗有一些挑战。缺陷和吞吐量仍然是未知的。Fractilia公司的麦克说:“干式沉积有一些真正的优点，因为浪费更少。”“但在某种意义上，这些事情都是次要的。真正的问题是，‘这种抗蚀剂效果好吗?它能改善剂量-随机-变异性的权衡吗?’”

但是，如果Lam的EUV抗辐射能力比现有的材料更好，那么这项技术可能会改变整个世界。“这里有很多潜力，”HJL Lithography的负责人哈里·莱文森(Harry Levinson)说。“有趣的是，你有这些和其他新的抵抗。他们可以完全改变组合。这可能会对制造传统电阻和旋转涂层设备的供应商造成破坏。”

作为回应，晶圆厂设备供应商Screen Semiconductor市场部门的Shin Nakagawa表示:“过去已经在几个技术节点上研究了使用干阻的方法。在许多情况下，其动机是消除传统旋转涂层抗蚀剂工艺中的问题，例如来自聚合物抗蚀剂的缺陷或减少浪费。干法工艺通常具有较少的聚合物诱导缺陷和较少的化学废物的优点。尽管干法加工具有概念上的优势，但传统的旋转涂层工艺通过克服这些优势而被用作主要技术。虽然我们对干式抗蚀剂技术作为未来替代解决方案的进一步发展保持关注，但目前我们认为旋转技术仍将在一段时间内保持行业标准。”

TEL没有对此作出回应。

抵抗的发展
另一种改进EUV工艺的方法是开发更好的EUV抗蚀剂。一段时间以来，一些实体一直在开发下一代EUV电阻，目前正在研发中。

一般来说，EUV抗蚀剂分为三个不同的类别——化学放大抗蚀剂(CARs)，非化学放大聚合物抗蚀剂和金属氧化物抗蚀剂。

今天，芯片制造商正在使用car来实现EUV，但金属氧化物抗蚀剂正在获得动力。Fractilia公司的Mack说，Lam的EUV抗蚀剂属于金属氧化物类别。

每种抵抗类型都是不同的，有不同的权衡。无论如何，EUV需要具有适当剂量的强大抗蚀剂，从而实现具有良好分辨率的图案。

这是一个复杂的公式。例如，使用剂量为30mJ/cm²的EUV抗蚀剂，具有250瓦源的EUV扫描仪的吞吐量为104至105 wph。

今天的EUV电阻足以满足目前的芯片生产。Levinson表示:“目前，电阻器正在支持7nm节点。“在开发新的抗蚀剂以支持5nm节点的30nm间距目标方面已经取得了相当大的进展，特别是因为人们现在正在认真考虑暴露剂量高于20mJ/cm²的抗蚀剂。”

不过，该行业可能需要新的或改进的5纳米及以上的EUV电阻。但是对任何节点来说，抗拒开发都是一项具有挑战性的工作。布鲁尔公司的格雷罗说:“在EUV中，抗挑战的重要性依次为随机性、粗糙度、分辨率和灵敏度。”

如前所述，EUV过程易于随机。它们也会导致图案粗糙。这两个问题都可能导致芯片缺陷。由于各种原因，随机在每个节点上变得更有问题。

解决这一问题的方法之一是将EUV源功率提高到500瓦或1000瓦。这样，你可以使用更高的剂量，并确保产量。但500瓦(或更大)的电源仍在研发中。

开发更好的抗蚀剂是另一种解决方案。今天的汽车在不断改进，但它们可能会失去动力。金属氧化物EUV抗蚀剂的发展势头越来越好，因为它们比汽车更高效。

HJL Lithography的Levinson说:“在化学放大电阻的分子水平上有很多噪音，所以我们可能正在接近这个化学平台的极限，这个化学平台一直以来都很好地服务于我们。”在非化学放大的抗蚀剂中，金属氧化物材料一直是最活跃的中心。这些材料是负色调的，这使他们适合金属层，但有问题的模式接触和通孔。无论抗蚀剂类型如何，光电子和介导化学反应的二次电子的范围都可能限制分辨率，这需要更多的研究来解决。”

在晶圆厂也会出现其他问题。如今，许多抗蚀剂厚度的变化需要使用模拟和设计工艺技术协同优化(DTCO)进行补偿。

Lam Research/ covenor公司计算产品副总裁David Fried说:“当我们在蚀刻或蚀刻后观察三种不同的蚀刻厚度时，如果我们进行不同的剂量补偿，我们可以在蚀刻后获得不同抗蚀剂厚度的良好均匀性。”“但你看到的是，在蚀刻后，均匀性很差，结果的标准偏差增加较厚的电阻。因此，一种工艺可能在蚀刻后很好，但在蚀刻后很差。如果你反过来对蚀刻后的目标使用模拟，标准偏差会显著下降。所以你可以使用更高厚度的抗蚀剂，减少变化和分布，仍然可以用更高的抗蚀剂击中目标。”

还有其他问题。“与fab的任何区域一样，粒子污染可能是EUV工艺的一个问题。能够快速有效地识别、监测和排除颗粒故障至关重要。对于EUVL工具，在线监测颗粒的能力可以显著提高EUVL工具的产量和生产率，”Tim Skunes说CyberOptics．“例如，可以在EUV工艺室和真空泵之间的真空线路上安装在线粒子传感器，与目前将监测虚拟网线送入EUV系统，在将网线送入EUVL之前和之后检查颗粒的方法相比，节省了大量时间。”

结论
显然，EUV已经在生产中，但总有改进的空间。新的抗蚀剂、沉积和其他技术可能会有所帮助。

在晶圆厂进行重大调整总是困难的，因为芯片制造商都不愿承担风险。他们还担心成本问题。但他们也在不断寻找新的解决方案，以在竞争中占据优势。

有关的故事

多图型EUV Vs.高na EUV

单模式与多模式EUV

EUV的新问题领域