EUV的新问题领域

极紫外(EUV)光刻技术正在接近生产，但有问题的变化(也称为随机效应)正在重新出现，并为这项姗姗姗迟的技术带来更多挑战。

GlobalFoundries、英特尔(Intel)、三星(Samsung)和台积电(TSMC)希望加入EUV7纳米和/或5纳米光刻技术投入生产。但和以前一样，EUV由几个组件组成，在芯片制造商插入它之前，这些组件必须组合在一起。这些包括扫描仪，电源，电阻和掩模。最近，该行业开始对涉及随机变化的随机现象发出警报。

一些组件已经准备好了，而另一些组件还在滞后。事实上，EUV界首次将光阻剂和相关问题列为EUV的最大挑战，超过了电源。经过多年的延迟，EUV电源终于满足了大批量制造(HVM)的规格。

抗蚀剂是一种用于创建图案的光敏聚合物，是另一种情况，是导致随机现象的罪魁祸首之一。根据定义，随机学描述了具有随机变量的事件。它们是不可预测的，没有稳定的模式。

在EUV的情况下，光子击中电阻并引起反应。但对于EUV，在每个或多个事件中可能会有一个新的和不同的反应。EUV很容易发生随机事件。一般来说，业界指责电阻随机，但变化也可以发生在掩模和EUV的其他部分。

随机性并不新鲜。事实上，这种现象已经困扰EUV社区很多年了。众所周知，随机因素会导致印刷图案的变化。该行业一直在努力解决这个问题，但要么低估了问题，要么没有及时解决问题，要么两者兼而有之。

新情况是，该行业终于开始着手解决另一个问题。先进的逻辑芯片包含10亿个或更多的微型触点。如果在EUV过程中发生意外，芯片可能会出现随机故障或缺陷。换句话说，芯片可以在一个触点上出现缺陷而失效。

这可能是一厢情愿的想法，但芯片制造商相信他们可以避免在7纳米工艺上潜在的随机缺陷。事实上，EUV可能发生在7nm。但在5nm甚至7nm工艺上，芯片制造商可能无法避免这些和其他问题，除非行业出现一些新的突破。“可以说，我们的行业对EUV光刻技术的发展方向非常乐观。我们已准备好进入大批量制造的第一代插入，”Harry Levinson说，高级研究员和高级主管技术研究GlobalFoundries．“展望第二代EUV光刻技术，抗随机效应绝对是最受关注的问题之一。”

无论节点如何，EUV随机性都是芯片制造商、晶圆厂工具供应商和IC设计界的头痛问题。“从设计的角度来看，随机效应确实是随机的，因为你无法预测变化的位置和数量。因此，没有系统的方法来说明一个特定的布局功能应该在布局的一个区域/位置修改而不是另一个。换句话说，在设计过程中，除了避免所有转化为传统设计规则约束的敏感特征之外，没有办法补偿这种影响，”DFM项目总监David Abercrombie说Mentor是西门子旗下的企业．

作为回应，该行业正在采取措施解决其中一些问题。其中包括:

•供应商正在改进EUV电阻。
•应用材料公司(Applied Materials)和ASML正在开发一种新型电子束测量工具，有望检测随机缺陷。此外，初创公司Fractilia设计了一种方法来帮助测量它们。
•然后，有了这些新的计量数据，芯片制造商正在要求有竞争力的晶圆厂工具供应商进行合作，帮助整合信息。

为什么EUV吗?
芯片制造商需要EUV，因为使用当今的光刻技术来绘制微小特征的图案变得越来越困难。

最初，芯片制造商将把目前的193nm浸没式光刻和多重制版技术扩展到10nm和7nm。这些技术是有效的，但是将它们用于特定的功能变得更具挑战性。因此，芯片制造商最初希望将EUV用于设备中的触点和通孔。他们将继续在其他部分使用沉浸式/多模式。

根据GlobalFoundries的说法，为了加工触点/过孔，今天的7nm工艺每层需要两到四个掩模。然而，对于EUV，每层只需要一个掩模。

EUV的插入取决于技术的成熟程度。今天，ASML推出了其首款EUV扫描仪NXE:3400B。13.5nm波长工具具有13nm分辨率。

EUV扫描仪可以打印精细的特征，但多年来，EUV电源无法产生足够的功率。这影响了系统的总体吞吐量。现在，阿斯麦推出了一款246瓦的EUV电源，使生产能力达到每小时125片晶圆。这符合HVM的目标级别。

然而，挑战远未结束。今天的193nm扫描仪可以不间断地以250英里每小时的速度运行。然而，EUV正常运行时间徘徊在70%和80%左右。“我们已经证明，我们可以达到生产效率或吞吐量数字，”Michael Lercel说，该公司产品营销总监ASML．“今年的重点是确保我们提高供应量。我们的目标是获得远高于90%的可用性。”

此外，EUV薄膜还没有准备好。“薄膜正在取得进展。传输仍然相当低，但我们已经证明这些薄膜可以在高达245瓦的电压下存活。在一些新材料的离线测试中，我们认为它们甚至可以超过300瓦，”Lercel说。

光子计数
阻力是另一个挑战。多年来，业界一直在248nm和193nm光刻中使用化学放大电阻(CARs)。

简单地说，光刻光源产生光子或光粒子。光子击中CAR，产生酸。然后，CAR在曝光后烘烤过程中经历酸催化反应。

可用于EUV的CARs也经历了类似的过程，但结果不同。“在EUV的情况下，它要复杂得多，而且真的没有得到很好的理解。这样光子的能量就高得多。Imec．“它会产生高能电子，并迅速级联成能量较低的电子。然后这些电子会与它们碰巧碰到的任何东西相互作用。有了这个，还有很多未知的东西，比如产生了多少电子，能量是多少，更重要的是，这些电子会产生什么样的化学反应。”

另一种解释该问题的方法是，该系统将抗蚀剂暴露在EUV光下，向抗蚀剂发送一定数量的光子。理想情况下，这些光子应该是均匀分散的。但是在一个地方可能会吸收10个光子，而在另一个地方可能会吸收8个光子。这种不受欢迎的结果被称为随机性。

图1:随机图像。资料来源:Fractilia, GlobalFoundries, KLA-Tencor

然后，在另一个例子中，假设EUV光连续三次分别击中电阻。在第一种情况下，电阻吸收了10个光子。第二次吸收9个，第二次吸收11个。从一个事件到下一个事件的可变性是一种被称为光子射噪声的现象。

如果把这些事件画在一条曲线上，光子的分布有时是不可取的。“随着特征尺寸越来越小，我们发现高斯分布开始长出尾巴，并在一侧变得不对称。这种尾巴的增长导致了极不可能事件的概率增加，”麦金太尔说。

图2:带尾高斯分布。右图基于1B个数据点。来源:GlobalFoundries

几年前，随机和拍摄噪声还没有出现在雷达屏幕上，但这些问题开始出现在193nm光刻中。在193nm工艺中，芯片制造商在特征边缘附近使用10mJ/cm²的剂量。“如果我取一个1nm²的区域，那么在曝光的过程中，平均有97个光子会通过这个区域进入光刻胶。但如果我观察这一面10nm²的更大体积，平均会有9700个光子，”Fractilia的CTO Chris Mack解释道。

因此，根据麦克的说法，有足够数量的光子来处理一个特征，光子发射的噪声或变化仅为1%。

相比之下，EUV光子的每光子能量是193nm光的14倍。“这意味着在相同剂量下，EUV的光子数量要少14倍，”他说。“所以在上面的例子中，我们有97个光子暴露在1nm²的面积上，而在EUV下只有7个光子。相对不确定性是光子数的1/平方根。对于97个光子，不确定性为+/- 10%。对于7个光子，不确定度是+/- 40%。”

使问题更加复杂的是，每个节点上的特征尺寸都更小。你可以数出这个过程中光子的数量。在这一点上，变化呈指数级增长。

这并不新鲜。多年来，Mack和其他人一直警告说，EUV随机效应会导致图案中不必要的线边缘粗糙度(LER)。LER被定义为特征边缘与理想形状的偏差。

LER会影响晶体管的性能。此外，LER不随特征大小缩放，因此它在每个节点上占模式的更大百分比。

图3:线边缘粗糙度(LER)。来源:Lithoguru, Fractilia

除了LER之外，业界现在还担心芯片的其他部分，尤其是触点。在操作中，EUV扫描仪产生光子，使接触孔形成图案。但有时，这个过程并不完美，会在触点中引起随机缺陷。这些缺陷表现为断行或合并的孔，有时被称为“缺失和亲吻接触”。

图4:随机失效和收缩过程窗口

这些缺陷是灾难性的。“接触洞是一个小点，你可以在那里放一些光子。但如果只有几个光子，有时接触洞会得到100个光子，有时80个，有时140个。结果是接触孔的大小变化。”Mack说。

这些缺陷可能会在7nm处突然出现，但它们可能会在5nm或更高的位置出现。“EUV中的随机效应基本上增加了CD控制中正常剂量/聚焦窗口的随机变化，以及额外的线边缘粗糙度和镜头之间的剂量变化。对于流程人员来说，这意味着更少的流程窗口，这意味着更大的DRC规则和更少的流程收缩，”Mentor的Abercrombie说。

“这使得以设计为导向的对策非常无效，因为你无法预测在任何特定的布局位置或配置中会发生什么，因此无法进行一些修改来应对。事实上，由于随机效应可能会对目标均值产生正偏和负偏以及LER影响，因此在特定位置的任何修改都可能对你造成潜在的伤害，也可能对你有所帮助，这取决于发生了什么。”Abercrombie说。“随机效应将主要成为决定哪些层将使用哪种岩性/多模式技术来实现工艺节点所需的面积和产量要求的重要因素。”

新的解决方案?
解决随机问题的一种方法是使用稳健的EUV抗蚀剂。理想情况下，芯片制造商希望剂量为20mJ/cm²。使用250瓦的光源，这一剂量可达到每小时125瓦的通量。

20mJ/cm²的电阻还没有准备好7nm。5nm技术尚不确定。因此，该行业做出了一些妥协。在7纳米，芯片制造商将使用car型抗蚀剂，剂量为30mJ/cm²至40mJ/cm²。这些剂量提供良好的分辨率，但它们较慢，并影响EUV的通量。芯片制造商使用剂量在30mJ/cm²到40mJ/cm²之间的电阻似乎获得了良好的产量。

根据ASML的说法，在30mJ/cm²剂量下，250瓦源的EUV扫描仪在没有膜的情况下，吞吐量约为104-105 wph。这低于预期的125英里/小时的目标。

那么未来的解决方案是什么呢?英特尔前高级研究员Yan Borodovsky建议，一种方法是将电源提高到500瓦或1000瓦。(博罗多夫斯基最近从英特尔退休)。这样，你可以使用更高的剂量，并确保产量。但500瓦(或更大)的电源仍在研发中。

另一种方法是提高EUV电阻。“现在电力规模接近预期，人们已经开始运行更多的材料，”理查德·怀斯(Richard Wise)表示林的研究．“一旦你研究缺陷或随机缺陷的机制，它实际上是由光子射击噪声和抗模糊驱动的。我可以展示一个模式，但缺陷是灾难性的，我不能屈服。”

在EUV中，有两种主要的抗蚀剂- cars和金属氧化物。“汽车有着悠久的历史。其中的机制很好理解。金属氧化物更新，”怀斯说。“两个系统都在取得进展。我认为他们正在以类似的速度取得进展。”

CARs有几种变体。一种候选药物是带有金属敏化剂的CAR。金属具有较高的光吸收能力。康奈尔大学(Cornell)材料工程教授克里斯托弗·奥伯(Christopher Ober)说:“通过加入合适的金属，car的性能可以有相当大的改善。”

随后，JSR、TEL和其他公司正在开发另一种称为光敏CAR (PSCAR)的变种。为此，该机制会释放一种酸。然后，它会触发光敏剂。“然后，你可以进行洪水曝光，这将导致更高性能的成像，”Ober说。

与此同时，创业公司resist Materials正在开发一种多触发CAR。除了CARs, Inpria还在开发基于锡氧化物纳米团簇的金属氧化物EUV电阻。“关于金属氧化物的理论是合理的。你捕捉到更多的光子，就会有更高的射击噪声密度，”Lam的Wise说。

不过，使用抗阻剂还是有一些挑战和权衡。在SPIE的一篇论文中，TEL和Imec比较了CAR和金属氧化物抗蚀剂在36纳米以下的低暴露剂量下的效果。“在这两种情况下，你都有litho, line CD和粗糙度，”Sophie Thibaut说电话在SPIE的一次演讲中。“CAR在中高频区域具有更好的LER和LWR性能。但含金属的抗蚀剂更适合低频区域。”

图5:CAR与金属氧化物抗蚀剂

十亿联系人
除了抵制，该行业还面临着另一个挑战。你如何确保一个包含十亿个或更多触点的芯片的良好产量?

计量学，即测量芯片的科学，是第一步。在晶圆厂，芯片制造商最初使用aCD-SEM．但是CD-SEM每次测量被限制在10,000个特征，这意味着它可能无法检测到所有随机诱发的缺陷。

“当你在处理EUV随机数据时，我们需要从你所看到的东西中测量许多属性。你想要看到方块、切割和正确的CD。你想要看到它们被放在正确的地方。你要看到他们没有接触触点和过孔。你也希望看到你没有pitch walk，”Ofer Adan说，计量和过程控制总监应用材料．“你有EUV随机。它们与其余的流程步骤交互。所以我们需要覆盖EUV和非EUV之间的界面。(这包括)EUV和非EUV之间的覆盖和混合匹配，所以这是一个很大的挑战。”

还有其他挑战。GlobalFoundries的高级技术人员Benjamin Bunday说:“如果你用普通扫描仪的尺寸，除以我们在这些接触孔节点上预期的间距，你会接近每个完整领域大约一万亿个特征。”“我们需要以百万分之一的灵敏度对其进行采样。我们怎么才能大海捞针呢?所以在某种意义上，我们开始接近一个理论，我们可能想要测量十亿个特征，以获得良好的抽样和确定的东西。现在，当然，我相信我们会找到一种方法来削减一些成本，并将其削减几个数量级。为了实际起见，我们必须这么做。但这正是数据所指向的。”

为了帮助解决这个问题，应用材料公司和ASML公司正在为他们的电子束检测工具添加计量功能。他们将结合CD-SEM和叠加功能。

在实践中，工具在短时间内拍摄一个大的视野。然后，根据设备制造商的说法，你可以使用成像技巧来实现CD-SEM，在几个小时内提供数百万次测量。阿斯麦公司的Lercel说:“在你掌握了能告诉你哪里出了问题的计量方法之前，你无法开始解决这些问题。”“如果你能测量每一次接触，你就有了这些数据，表明你有这些分布的尾部。”

CD- sem和相关工具可能会遇到信噪比问题，导致CD偏置问题。为了解决这个问题，Fractilia有一个软件工具，能够测量LER和接触故障。该工具分离了CD-SEM和光刻特征的误差。

对于EUV测量，光学CD (OCD)是另一种可能。然后，芯片制造商还必须使用像brightfield这样的晶圆检测工具来定位缺陷。“对于EUV，缺陷更加随机，这是一个很大的挑战，”Neeraj Khanna说，全球客户参与的高级总监KLA-Tencor．

一旦芯片制造商了解了计量/检测数据，他们就可以调整晶圆厂工具上的旋钮来处理EUV随机数据。然而，事情并没有那么简单。康纳说:“所有这些都需要更多的过程控制，而这在很大程度上又回到了基本的产量控制上。”“如果你只控制一个工艺步骤，比如litho，那将非常困难。今天，我们有了litho，蚀刻或CMP和一个非常闭环的反馈通道。”

与任何工艺一样，芯片制造商必须让这些工具在晶圆厂协同工作。但利用EUV随机性，芯片制造商可能会遇到新的复杂数据的爆炸。ASML有一个解决方案。“这是我们添加的整体光刻技术的关键部分。(那就是)确保我们有计量，确保我们与蚀刻公司有正确的合作，并确保我们能得到足够的计量数据来做正确的控制循环。这就是我们认为要想成功，我们需要齐心协力，”阿斯麦的Lercel说。“如果你可以优化所有这些部分，你实际上可以最终实现你所需要的边缘放置容错。”

工厂里有这么多不同的工具，这可能还不够。因此，芯片制造商要求他们的计量和其他工具供应商合作，帮助整理数据。目前还不清楚这将如何工作，因为“没有开放的框架来做到这一点，”一家芯片制造商表示。

不过，该行业必须合作。否则，EUV插入可能会变得更加困难，甚至更多的随机处理。

有关的故事
EUV迫在眉睫的问题和权衡
更多光刻/掩模挑战
为什么EUV如此困难
7nm未解决的Litho问题
挑战Mount为掩模
调查:EUV前景乐观