制造和测试STT-MRAM的挑战

几家芯片制造商正在加紧开发被称为STT-MRAM的下一代内存类型，但目前和未来的设备仍然面临着各种各样的制造和测试挑战。

STT-MRAM自旋传递扭矩MRAM是一种颇具吸引力的存储设备，因为它将几种传统存储类型的属性整合到了一个设备中。在多年的工作中，STT-MRAM的特点是速度静态存储器以及具有无限续航能力的非挥发性闪光。STT-MRAM利用电子自旋的磁性在芯片中提供非挥发性。

但这项技术也很复杂，这就是为什么它的起步时间比预期的要长。STT-MRAM的出货量有限。Everspin正在销售用于固态存储驱动器(ssd)的独立STT-MRAM设备。然后，一段时间以来，五家芯片制造商——globalfoundries、英特尔、台积电、三星和联电——一直在开发和/或加强STT-MRAM的嵌入式版本。

尽管如此，芯片制造商在晶圆厂仍面临一些挑战，以改进当前的设备，并将其扩展到28纳米或22纳米以上。此外，测试在这里扮演着重要的角色。STT-MRAM需要新的测试设备，测试设备的磁场。然后，该设备在流程中的各个地方进行严格的测试，例如晶圆厂，测试层，甚至是后测试。

即便如此，挑战依然存在。直觉认知咨询公司(Intuitive Cognition Consulting)负责人戴夫·埃格尔斯顿(Dave Eggleston)说:“MRAM测试中新的有待解决的部分是，当MRAM芯片在强磁场中工作时会发生什么。”“使用非磁性设备，你就不用担心这个问题。对于MRAM，这是一个新的考虑。一般来说，在工作过程中，垂直的STT-MRAM需要很强的磁场来干扰。这需要验证，但肯定是一个可以解决的问题。”

因此，业界需要密切关注STT-MRAM。“嵌入式领域的现状是客户正在用这种技术进行设计。我们现在正处于18个月到2年的周期内，嵌入式MRAM芯片将问世。”

什么是MRAM?
MRAM根据Coughlin Associates和Objective Analysis的数据，美国仍然是一个很小的市场，2017年的业务规模为3600万美元。根据MKW风险投资咨询公司的数据，到2020年，MRAM市场预计将达到3.25亿美元。

STT-MRAM,相变存储器(PCM)和电阻随机存取存储器(ReRAM)是目前生产中的新内存类型之一。每种技术都是不同的，针对不同的应用。

英特尔的3D XPoint技术就是PCM的一个例子。PCM以非晶态和晶体相存储信息。ReRAM是基于电阻元件的电子开关。

STT-MRAM不同，它的吸引力有几个原因。“MRAM具有许多吸引人的特性——快速(随机读写)，非易失性和低功耗，并提供低成本潜力，因为存储阵列可以嵌入到芯片的后端互连层，只需要三个额外的面具，”Gill Lee说应用材料他在最近的一篇博客中写道。

STT-MRAM由一个具有磁隧道结(MTJ)存储单元的单晶体管结构组成，该存储单元作为存储元件。“MRAM使用磁存储元件而不是传统的电荷来存储数据。每个电池由两块磁铁组成:一块是静止的，另一块可以翻转。当磁铁相互平行时，电阻很低;当第二个磁铁翻转并反向时，电阻很高。与PCM类似，电阻的变化与‘0’或‘1’数据值相关。林的研究在一篇博客中。

图1:STT-MRAM的MJT细胞。来源:Lam Research

这是一项复杂的行动，有很多挑战。“MRAM具有自旋的特性，”日本半导体公司内存测试系统计划部的高级工程师渡边直吉(Naoyoshi Watanabe)说效果显著．“电子像自旋一样旋转。它通过外加电流改变方向。方向改变的时间有量子概率，取决于旋转的角度。”

STT-MRAM也容易发生变化，这可能会导致一些可靠性问题。STT-MRAM面临的最大挑战是所谓的“读取干扰”。当您缩放单元时，读写电流会缩小，彼此之间的距离会变得太近。反过来，这可能会在操作期间干扰读取单元。

还有其他问题。今天，业界正在开发基于28纳米或22纳米的MRAM。“STT-MRAM是一种可以从2xnm节点扩展到1xnm节点的技术。至于它是否能扩展到7纳米或5纳米还有待讨论。”

尽管如此，STT-MRAM正在向前发展，并针对两个应用程序——嵌入式和独立应用程序。如今，Everspin是唯一一家运送独立部件的公司。它正在运送一个基于40nm的256Mbit部件，同时取样一个28nm的1Gbit器件。

晶圆代工厂正专注于嵌入式MRAM，它分为两类——嵌入式闪存替换和缓存。通常，微控制器(mcu)在同一芯片上集成多个组件，如CPU、SRAM和嵌入式内存。在NOR闪存的基础上，采用嵌入式闪存(eFlash)进行代码存储。

该行业正在增加内置NOR的28纳米mcu，并在研发16纳米/14纳米芯片。但是，在28nm及以上的纳米尺度上实现嵌入式NOR是很困难的。它需要更昂贵的掩膜步骤。“许多人认为28nm/22nm将是eFlash的终结，不是因为可扩展性的限制，而是因为经济壁垒，”David Hideo Uriu说，该公司的产品营销总监联华电子．

这就是嵌入式STT-MRAM的用武之地。它可以取代28nm/22nm及以上的嵌入式NOR。STT-MRAM还可以取代或增加MCU、微处理器或片上系统中的SRAM。

汽车、物联网和其他应用是MRAM的增长驱动力。Uriu表示:“联华电子正在准备以eMRAM为平台基础的28nm/22nm技术，计划在2019年下半年准备就绪。”“我们相信MRAM是下一个存储浪潮。MRAM的性能和低功耗加上持久性是MRAM在许多应用中如此灵活的主要原因。例如，MRAM可用于极低功耗设计，如可穿戴设备、基于rfid的应用程序(如智能标签或跟踪器)，以及边缘和云应用程序等性能需求。数据中心就是一个例子，电力是其运营成本中最高的部分。”

Uriu看到了三个MRAM应用程序。“一个是嵌入式MRAM。MRAM宏被嵌入或集成在mcu中。此外，高密度MRAM适用于缓存，NAND闪存的加速，或作为SRAM应用的替代品，”他说。“然后，你就有了MRAM作为DRAM的持久替代品。这适用于关键任务的企业应用程序，在这些应用程序中，电力损失和内存丢失会严重影响客户端或一般的功耗降低。”

MRAM和其他下一代存储器类型也正成为机器学习的目标。今天的机器学习系统使用的是传统的内存，这会消耗能量。“据估计，很大一部分电力被用于简单地移动数据，而不是实际的计算功能。性能的任何提高都可以改善机器学习功能。与目前的DRAM应用相比，任何较低的功耗和持久性都可以极大地节省功耗。”

制作、测试MRAM
与此同时，在晶圆厂，MRAM涉及新材料、集成方案和设备的开发。处理流程取决于它是独立设备还是嵌入式设备。

对于嵌入式来说，这个过程从传统的晶圆厂开始，芯片制造商在那里制造一个设备。然后，该设备被运送到一个单独的工厂称为后端生产线(BEOL)，在那里，金属层和微小的铜互连被制成芯片。

在器件中，晶体管位于结构的底部。的互联它位于晶体管的顶部，由微小的铜线组成，将电信号从一个晶体管传输到另一个晶体管。在互连堆栈中，逻辑芯片有9到12个金属层。每一层通过通孔与另一层相连。

芯片制造商在金属层之间嵌入STT-MRAM。例如，在英特尔的22nm finFET技术中，嵌入式MRAM被放置在互连堆栈中的金属2和金属4之间。

STT-MRAM细胞被称为MTJ，由基于氧化镁(MgO)的介质隧道屏障膜组成。隧道屏障(MgO)被两个基于钴-铁-硼(CoFeB)化合物的铁磁性层夹在中间。CoFeB层是10到30埃。

图2:(a) MTJ堆栈。(b)侧视图。(c)俯视图。资料来源:应用材料

要制造MTJ电池，第一步是使用沉积系统在底部电极上形成这些材料的多层堆叠。薄膜堆叠可能有20到30层。“许多金属和绝缘层需要在原始、亚大气、高真空条件下使用物理气相沉积方法进行沉积。每一层都必须精确控制和测量，”应用材料公司的Lee说。

这就是STT-MRAM与大多数设备的不同之处——沉积后进行测试步骤。该系统采用了新的和非常规的方法，在堆上施加磁场，以确保材料的性能符合规范。

为此，一家名为Hprobe的初创公司正在开发一种MRAM毛毯晶圆测试仪。该系统由一个磁发生器测试头组成，它安装在一个标准的晶圆探头上。Hprobe的CTO Siamak Salimy说:“测试是在MRAM薄层堆叠沉积后进行的。”“这种新型磁发电机可以产生2.5特斯拉以上的垂直磁场，并且可以在不到500毫秒的时间内运行滞回曲线。”

Hprobe的系统基于磁光克尔效应进行测量。这涉及到从磁化表面反射的光的变化。特斯拉，或T，代表系统的磁场强度。

在这一步之后，该设备遵循更传统的工艺流程，其中薄膜堆栈被转化为MTJ单元。MTJ细胞就像一个微小的纳米柱。

为了制造纳米柱状的MTJ，在堆栈的一部分上应用硬掩膜。其他部分蚀刻使用活性离子蚀刻工具或离子束蚀刻，或两者兼有。Lam的Yoon说:“MRAM设备的蚀刻步骤是制造过程中最具挑战性的步骤之一。”“钴铁和钴铁硼磁性层很难蚀刻，因为它们不容易与等离子气体形成挥发性化合物，所以它们可以被去除。”

更多的测试
然后，将最终的MTJ结构封装，形成嵌入MRAM的芯片。从那里，设备被送到晶圆分类测试阶段。传统上，在晶圆排序中，电测试是在晶圆上进行的。然后，使用自动测试设备(ATE)对设备进行封装和测试。

STT-MRAM的流程类似，但这些设备的测试要求不同。“在STT-MRAM测试中，需要在STT-MRAM芯片测量上支持错误位分析及其模式分类的测试技术，”Advantest的Watanabe说。在STT-MRAM的写操作期间，可以通过流过MTJ的开关电流来识别错误位模式。然而，由于开关发生在纳秒级，电流非常低，因此很难测量开关电流。此外，开关的实时测量也是一个挑战，因为开关是基于量子力学的概率现象。”

尽管如此，STT-MRAM经历了几个测试步骤。除了生产线流程外，该设备还在测试地板上进行测试，包括晶圆探头和最终测试。然后是可靠性测试。这在芯片制造商之间有所不同。

对于晶圆探针，STT-MRAM需要专门的设备。Advantest和Hprobe正在开发这种类型的测试技术。例如，Hprobe为探头/参数步骤开发了不同的磁测试头技术。基于磁发生器的测试头也被改装在探针上。简单地说，该系统决定了一个设备是否能承受磁场而不退磁。

“这是一个在晶圆顶部产生磁场的磁头。我们在探测设备的同时做这些。仅这一项就可以提取磁隧道结的磁滞曲线，”Hprobe的Salimy说。“我们在磁场下进行测试。有两个物理参数，这与制造过程有关。这些被称为矫顽力场和热稳定因子。矫顽力场基本上是切换器件自旋并将磁隧道结从低电阻水平提高到高电阻水平所需的磁场量，反之亦然。热稳定因子定义为将器件从一种状态切换到另一种状态的能量势垒与工作温度下的热能之比。它提供了关于内存点的数据保留性能的信息。”

与此同时，Advantest正在研究该领域的几个解决方案，包括一个测试模块以及一对用于晶圆排序应用程序的磁场应用测试系统。该模块与内存测试仪一起工作，测量STT-MRAM开关操作期间电阻的细微变化和电流转换时间的变化分布。此外，该公司还开发了使用探头的磁场测试系统，其额定功率为±800mT(电子邮件保护)

在一个单独的系统中，它设计了一个内置电磁铁的内存测试仪。磁场规格为160mT，电磁铁连接到晶圆探头。利用磁场应用系统可以进行以下评价:1)磁场对外部磁场的电阻;2)用磁场辅助代替电压负载进行可靠性评估;3)通过存储单元0/1数据反转减少测试时间，”Advantest的Watanabe说。

晶圆排序只是解决方案的一部分。假设设备符合此处的规格，那么芯片将使用标准ATE进行最后的测试步骤。为此，STT-MRAM像任何其他存储设备一样进行测试。测试人员会查看几个参数，比如比特是否会切换。

通常，晶圆探针和最终测试为传统存储器(如DRAM和闪存)以及大多数逻辑芯片提供了足够多的测试覆盖。然而，这对STT-MRAM来说还不够。在某个阶段，芯片制造商也会对设备进行某种形式的可靠性测试。显然，如果该技术用于汽车或其他关键任务应用程序，则必须是可靠的。

为此，芯片制造商正在使用定制设备来测试样品。“他们正在那里进行带有磁性元素的测试芯片。您将一块磁铁与设备紧密接触，并使用不同强度的磁铁。然后他们查看有多少位在数据保留过程中受到了干扰。这些变量通常是磁场强度、磁铁与钻头本身的距离以及温度，”直觉认知咨询公司的Eggleston说。

目标是解决一个重大问题。“MRAM最大的未知是磁干扰，”Eggleston说。“在eFlash或非易失性SRAM的情况下，我们从不担心这一点。现在，可靠性测试是在芯片上进行的，无论是独立的还是嵌入式的。在这种情况下，您将它暴露在关机状态下的可能性中，以查看是否可以中断数据保留，或者可能是在写入操作期间。如果你在写芯片的时候有磁场会发生什么?这是一个棘手的问题，因为你想要有一个足够难的测试，但你也希望它与现实世界有关。”

对于这一步，目标是确定给定芯片的磁场可靠性规格。今天，晶圆代工厂正在说明规格，但这可能会随着时间的推移而改变。“这仍在发展中。最终，对于磁场、静态和动态场，以及这些磁场的大小和温度，将会有一个行业可靠性标准。温度对MRAM扰动有很大影响，”Eggleston说。

不过，该行业似乎正在解决这些问题中的许多问题。STT-MRAM达到临界质量只是时间问题。

现在，该行业正在研发一种名为自旋轨道转矩MRAM (SOT-MRAM)的未来MRAM技术。它是STT-MRAM的更快版本，但仍处于起步阶段。不过，目前业界仍需解决STT-MRAM的漏洞。

有关的故事

下一代内存升级

嵌入式相变存储器问世