3 nm: soc之间的界限模糊,多氯联苯和包

尖端芯片制造商,铸造厂和EDA公司推进3海里,他们遇到一长串挑战质疑整个系统是否需要缩小到芯片或一个包。

7和5 nm,问题是众所周知的事情。事实上,5 nm似乎更进化的7纳米方向上的重大转变。但在3海里,通过引入gate-all-around场效应晶体管新材料,利用nanosheets和密集的异构处理元素的数组,问题管理在前一节点,如自热,突然看起来更具有挑战性。

“你有困门,周围是绝缘体,“若昂Geada的解释说,首席技术专家有限元分析软件。“热火已经无处可去。”

这导致了许多不同的架构选项有助于减少这一问题,从后端包装由ASE等公司,公司和JCET前端包装如台积电的系统集成芯片(SoIC)集chiplets到死。每个人都有缺点,尤其是在成本和可测试性,但使用高速互联的能力和在某些情况下,较短的距离,与台积电的SoIC direct-bond方法——意味着热可以更有效地处理在一个芯片上,和性能和功率低于如果一切都是在一个董事会。

“整个的想法3 d-ic堆栈甚至超越一步,更换整个PCB组装一切在硅衬底上,”Geada的解释说。“你有极端的服务器,这与切片了,但也有很多很好的技术原因的PCB完全就在晶圆制造的一切。我们可以制造线密度、更可控的规模小得多的维度,直接在硅。的一个大型系统的主要性能限值器这些天就是光速长度。一个皮秒是0.3毫米。可以把东西放在一起,越接近性能可以有更少的能量就越多。同样,如果你把硅的硅,两个系统以同样的速度扩大,所以一大堆热消失的问题。如果你使用silicon-on-silicon,没有差别的热膨胀系数。我们要去哪里呢chiplets成为整个系统和目前硅。没有outside-of-silicon除了连接到真实的世界,即使是那些会改变结构。”

在3和2 nm,摩尔定律基本上是即将结束。虽然比例可能还会继续,一切都在这些节点将涉及multi-chip包。

“之前,这只是一个物理极限,”说CT花王,产品管理总监节奏。“在2 nm,我们谈论五层的铜原子,所以我们不能走得更远。工程师需要做什么?以前我们去高介电材料尽量保持摩尔定律还活着,但是现在当我们点击物理墙,IC设计的唯一选择搬到3 d-ics。三维设备构建不同的芯片,在一个单一的硅插入器,这就像一个衬底。这些硅插入器上的多个模具有不同的功能,这可能是不同的厚度,不同的功能,不同的设计。但是他们是放在一个衬底,硅插入器基本上是像一个多层包。”

这就是事情的变化显著。在过去,人们总是认为把一切到一个死是最好的方式来达到高性能最少的权力,与一切印刷电路板。在未来,更多的芯片将在任何最优开发过程对于那些芯片,和一些将被集成在一个包而不是板上实现扩展的好处。

“建立7纳米芯片是非常复杂的,”Andy Heinig表示,集团经理系统集成弗劳恩霍夫IIS的自适应系统的工程部门。”soc数字组件,减少14 nm 12海里7海里,但模拟并不萎缩了。你需要足够的力量去做那项工作,这是一个起点chiplets基于有机基质。有些公司不满意任何一个公司的一个标准,也没有为一些公司使用一个包针对某些应用程序。”

实际上,chiplets采取一些基本组件的SoC和移动到包中。这种方法也可以使用一些功能通常添加到PCB上,把它接近的主要逻辑,。

图1:Chiplet架构。来源:弗劳恩霍夫IIS东亚峰会

“在过去的几十年里,从小型到大型,我们有芯片,包,和PCB,我们需要为了包薯片,这样他们就可以跟外面的世界,”高说。“现在工程师们正在致力于3 d-ic。他们必须。他们没有选择。然后,每个芯片的想法是像一个包,如果我把这个包在一个硅插入器,硅插入器就像一个电路板,然后我可以摆脱PCB。这很简单的思维。后,如果硅片硅插入器,然后消除CTE热膨胀系数不匹配,导致翘曲变形,这是以前包和电路板之间的因为它们由不同的材料制成。CTE不匹配不同的材料,因为他们之间发生收缩和扩张数量在同一温度不同海拔相同或温度下降(δT),但同样的温度下降将导致不同的扩张和收缩量在不同的材料,因为他们有不同的ct。导致对象或组件或设备内的机械应力,然后弯曲变形导致失败和董事会之间的包。如果我们能有一个材料从芯片到PCB包,我们不会有这CTE不匹配的问题。”

新颖的包装技术
格雷格Yeric手臂的家伙,看到一个很大的承诺在设计新系统利用新颖的包装技术除了传统的PCB。“最高的计算圈,先进的包装解决方案的高道密度攻击内存墙,更远,圆片规模系统将增加价值。在系统从数据中心移动物联网,会有优势利用可用的带宽和形成因素与先进die-to-wafer die-to-die,薄片包装技术来实现系统功能超出了传统的PCB交付。”

虽然高热负荷系统可能支持silicon-on-silicon解决方案,他预计PCB行业呈现先进的包装技术与一个快速移动的目标。“有许多有趣的研发领域,包括先进的热界面材料,金属芯和热通过集成、密度和改进跟踪。虽然thermal-based失败是一个非常真实的关心的pcb系统,系统级的持续发展有重大的上行multi-physics仿真允许多氯联苯服务更高的性能系统需求。标准化,具体地说,有机会提供价值相比更多新兴的先进包装生态系统。最终,AI将有深远的影响的PCB象其他行业一样。”

进一步,这些例子突出系统示例,可以在PCB喜欢先进的包装解决方案,有一个广泛的未来系统利用PCB的机会成本和形成因素。“我们只是抓物联网的表面,和多氯联苯提供异构集成,包括传感器融合(特别是例如视觉系统),特定于域的加速度,和bio-electronic接口,为系统设计师等等领域的机会,“Yeric说。“灵活的PCB和添加剂制造技术将在系统级集成,提供新的视野。灵活的PCB甚至可能被用作高热负荷系统优势在某些情况下。”

这已经是出现在EDA世界,需要开发工具以及先进的流程。“每个节点就难以找出压力和OPC(光学邻近校正),“凯里Robertson说产品营销总监导师,西门子业务。”特性虽小,一切都是拥挤的,和一个电子或两个就大不相同了。”

许多最严重的问题发生在“缝”的设备,比如互联。这是特别困难的管理复杂的设计。

“我们的概念如问题,如时间和温度,”罗伯森说。“现在我们有了互连的角落,这是至关重要的,如果你想目标窗口中一个特定的性能。你可以与那些保守,或积极的,我们将提供的模型。但如果泄漏是一个问题,然后你有不同的约束比性能。问题是,如果你现在开始设计你想达到这个性能/电力/区域规范,随着3 nm主流比今天这些约束可能会有所不同。”

规模很重要
这正是事情变得特别复杂,因为大多数芯片制造商一致认为并不是所有的工作都需要开发3甚至28 nm,而不需要瞬间的一切。

“考虑纳米芯片,芯片大约是1到2毫米,包几十毫米,和现在的PCB是约100毫米,“节奏的花王说。“在手机,例如,它可以测量10厘米/ 100毫米。这种物理区域是一个挑战。我们有这些非常小的设备工作在我们的手机视频,音频,等。为了使用其功能,我们必须给他们输入,输出。我们需要访问这些微小的I / O设备,我们还需要得到函数的设备。PCB在不久的将来不会消失,因为我们仍然需要设备I / O工作,除了需要转储电流电压到这些小设备,和我们想要的功能。PCB是中间载体或车辆。”

经济有很大的影响。PCB市场2018年至2019年,约有300亿至400亿美元的全球市场,和大多数预测持续增长,花王说。”2024年,我见过估计,全球700亿美元到800亿美元。这意味着在这一时刻,如果我们看看2019年到2020年,仍有很大一部分利用半导体市场。这是可以理解的,因为多氯联苯到处都是使用这个I / O目的服务。让我们不要忘记多氯联苯是真正成熟的制造工艺。他们打印铜,然后腐蚀铜介质层的层,这是真正成熟的服务每一个电子设备。它相对便宜。”

结论
投入的角度来看,系统有各种形状和大小,而成本是一个司机在所有系统,它在一些比其他的更重要。

“这个顶级系统将寻求功能,在应用程序的吞吐量和响应时间成本,Chris再生草说的首席执行官BabbleLabs。“推动成本将继续推动设计师和制造商保持董事会层面组装尽可能简单,这意味着延长的生命PCB-style系统组装。我相信我们将继续推动架构创新(如新芯片上的加速器和小说记忆组织)和硅集成水平(尽管摩尔定律减慢),因为这些能提高系统的好处没有基础设施的变化。新颖的包装也会取得进展,特别是对于高带宽连接,尤其是高带宽DRAM访问,但结合硅衬底与小说PCM-derived衬底仍有待观察。”

编者斯珀林对此报道亦有贡献。

有关的故事
EDA在云中
超速在5/3nm上市时间。
在5/3nm IP管理和发展
仅仅因为IP在过去并不意味着它会在衍生品设计工作在一个新节点。
搬到棉酚场效应晶体管
为什么finFETs精疲力竭了,接下来会发生什么。
大麻烦在3海里
开发一个复杂的芯片的成本可能高达1.5美元,而权力/性能优势可能会减少。
在5/3nm Multi-Physics
为什么过程、电压和温度相关的在未来的节点,以及对设计的影响。
可变性和成本控制在3海里
林的首席技术官谈论如何更多的数据、技术进步和新材料和生产技术将在多个方向延伸扩展。
5/3nm战争开始
新的晶体管结构在地平线上有新的工具和流程,但也有很多问题。
多模式EUV与High-NA EUV
下一代光刻对比例很重要,但它也是昂贵的和潜在的风险。