3nm的大麻烦

随着芯片制造商开始在市场上推广10nm/7nm技术，供应商也在为开发下一代3nm晶体管类型做准备。

一些公司已经宣布了3nm的具体计划，但预计向这一节点的过渡将是一个漫长而坎坷的过程，充满了一系列技术和成本挑战。例如，3nm芯片的设计成本可能超过令人瞠目结舌的10亿美元。此外，3nm技术还有一些不确定性，可能会在一夜之间改变一切。

然而，这还没有让任何人靠边站。三星和GlobalFoundries分别宣布了开发一种新型晶体管技术的计划nanosheet场效应晶体管在3nm处有所谓的可变宽度。例如，三星希望在2019年推出PDK(0.01版)，并计划在2021年投入生产。与此同时，台积电正在探索纳米片fet和相关技术，纳米线fet，在3nm，但它还没有宣布其最终计划。与此同时，英特尔并未透露其计划。

晶体管在芯片中起开关的作用。的finFET目前最先进的晶体管技术是16nm/14nm和10nm/7nm。预计在2020年左右，5纳米finFET将出现，但除非有一些新的突破，否则finFET在3纳米可能会失去动力。

图1:FinFET vs. planar:来源:Lam Research

这就是为什么业界正在探索纳米片和纳米线fet，这被认为是今天finfet的进化步骤。在finfet中，电流的控制是通过在翅片的三个侧面各安装一个栅极来实现的。

纳米片和纳米线fet都被归类为gate-all-around技术。他们在结构的四个侧面安装了一个栅极，可以更好地控制电流。在纳米片/纳米线中，一个finFET被放置在它的一侧，然后被分成单独的水平部分，这些部分组成了通道。一扇门环绕着通道。

与纳米线相比，纳米片FET具有更宽的通道，这意味着在器件中具有更高的性能和驱动电流。这就是为什么纳米片在市场上势头正劲。

但是迁移到纳米片或纳米线fet并不是一件简单的事情。首先，全能门设备的性能和规模效益是有争议的。国际商业战略(IBS)首席执行官汉德尔·琼斯(Handel Jones)表示:“该行业需要大幅提高功能，同时小幅提高晶体管成本，以证明使用3nm技术是合理的。”“问题在于3nm的定义以及(理解)gate-全能的真正好处。”

设计成本也是一个问题。根据IBS的数据，总体而言，集成电路设计成本已经从28nm平面器件的5130万美元跃升至7nm芯片的2.978亿美元和5nm芯片的5.422亿美元。但根据IBS的数据，在3nm芯片上，IC设计成本从惊人的5亿美元到15亿美元不等。15亿美元的交易涉及到英伟达复杂的GPU。

图2:集成电路设计成本上升

出于这个原因，客户可能会在某些节点上停留更长时间，比如16nm/14nm和7nm，甚至在考虑切换到3nm之前。有些公司可能永远不会转向3nm工艺。如果或当gate-全能出现时，它可能会推迟到2021年的目标日期之后。

还有一些人可以转向纳米薄片，但这将是一项艰巨的任务。为了帮助行业走在前面，半导体工程公司已经看了门全能和制造的挑战。

缩小选择范围
集成电路市场分为几个部分。在前沿领域，芯片制造商正在300mm晶圆厂生产16nm/14nm及以上的芯片。在这些晶圆厂中，芯片制造商还生产16nm/14nm以上的产品。

其次，老的200mm晶圆厂对芯片有巨大的需求。并非所有客户都需要尖端节点上的芯片。“如果你要计算成本方程，计算很容易告诉你，要获得回报是非常具有挑战性的，因为finfet的成本仍然相当高，”华特公司业务发展副总裁Walter Ng说联华电子．“进入第一个finFET节点是一回事。这是另一回事。只有少数人负担得起。”

不过，仍然有一些应用程序需要最新的流程，例如机器学习服务器和智能手机。“当然，我们这些从事半导体制造软件的人肯定需要更多的计算能力。如果我们今天能以同样的价格买到10倍的东西，我们会很高兴的。公平地说，所有其他科学和工程计算社区都处于类似的情况。阿基》，首席执行官d2．

在领先地位，该行业多年来一直跟上需求。在每个节点上，芯片制造商都将晶体管规格扩大了0.7倍，使该行业在每个节点上的性能提高了15%，成本降低了35%，面积增加了50%，功耗降低了40%。

这一重大飞跃发生在2011年，当时英特尔从平面晶体管转向了22纳米的finfet。铸造厂随后推出了16nm/14nm的finfet。finfet以更低的功率提供更高的性能。

但在每个节点上，finfet的过程成本和复杂性都在飙升，所以现在一个完全扩展的节点的节奏已经从18个月延长到2.5年或更长时间。此外，很少有代工客户有能力转移到高级节点。

展望未来，由于成本原因，客户可能会在某些节点上停留更长时间。例如，7nm finfet为大多数应用程序提供了足够的功率、性能和面积扩展优势。英特尔首席技术官加里•巴顿表示:“7nm将是一个长寿节点GlobalFoundries．

尽管如此，一些芯片制造商计划将finFET扩展到5纳米。但在5nm工艺上，设计成本上升。此外，5纳米finFET的规模效益值得怀疑。5nm就是其中一个半节点。在性能改进和规模化方面，它与10nm和20nm非常相似。”

在此基础上，业界正在研究将finFET扩展到3nm的方法。到目前为止，它遇到了障碍，这意味着finFET可能会在3nm处耗尽蒸汽。“我们花费了大量的时间，整个行业也花费了大量的时间，仍然试图提出性能增强剂，使我们在3nm上的finFET达到我们所需要的水平。例如，如果我们能在低k间隔器上找到突破，这将对finFET的性能治疗有很大帮助。但是今天，它还没有达到实现3nm目标所需的价值，”Imec半导体技术和系统执行副总裁An Steegen说。“对我们来说，目前的3nm工艺，finFET已经开始陷入困境。所以在3nm，我们需要为finFET找到一个重要的性能增强剂，否则我们将不得不做出改变，比如说纳米片。”

行业在一段时间前就认识到了这一点。多年来，业界一直在评估几种下一代晶体管的选择，例如门型全能晶体管，TFETsIII-V材料的垂直纳米线和finfet。纳米线场效应晶体管一度是最受欢迎的。纳米线仍然可行，但纳米片正在获得动力。tfet和垂直fet用今天的技术很难制造。

不过，纳米线和纳米片有一些折衷之处。“只是从纳米线和纳米片的角度来看，纳米片的性能通常比纳米线更高。它有一个更宽的通道，你可以在那里驱动更多的电流，从反转的角度来看，它会更稳定。与纳米线相比，它会受到密度缩放角度的影响。这是一种权衡，”微软计算产品副总裁大卫·弗里德说Coventor是一家Lam研究公司．

在这两种技术中，纳米片fet具有一定的优势。“这是最现实的全能门结构。它将包括具有可变纳米片宽度的纳米片，以及与finfet兼容90%以上的工艺。三星．

三星电子去年推出了4纳米的“多桥通道FET (mbcet)”。mbcet基本上是一种纳米片FET。最近，三星表示将推出3nm工艺的产品，而不是4nm工艺。

此外，GlobalFoundries正在开发类似的技术，其他公司也在进行探索。GlobalFoundries的Patton说:“我们的下一个节点可能涉及纳米片。”“这绝对是(从finFET)进化的一步。”

与此同时，台积电透露，它正在将finFET扩展到5纳米。在3nm，该公司正在探索纳米线和纳米片fet。台积电研发、设计和技术平台高级副总裁Mii Y.J. Mii表示:“我们两者都在考虑。”台积电尚未公开宣布最终决定。

显然，在3nm技术上，晶圆代工厂之间的竞争正在升温。“gate -全能为晶圆代工厂提供了一个机会，通过首先引入新的器件架构，不仅可以展示制造领导力，还可以展示技术领导力，”公司新产品和解决方案副总裁Klaus Schuegraf说PDF的解决方案．“但所有这些建筑变化都要付出代价。它们将花费你新的特征描述技术。他们肯定会花费你新的加工设备。这需要做很多工作。”

此外，制造成本是巨大的。IBS的Jones表示:“3nm工艺开发成本将达到40 - 50亿美元，每月生产4万片晶圆的晶圆厂成本将达到150 - 200亿美元。”

然后，即使有了新的晶体管结构，规模化的好处也在减少，而成本却在上升。三星设备解决方案部门执行副总裁兼代工业务总经理E.S. Jung表示:“在14nm制程之前，每个节点的价格/性能都提高了30%。“从14nm到10nm，有超过20%的改进，而在10nm以下，有超过20%的改进。在3nm工艺上，大约提高了20%。”

考虑到这一点，问题是纳米线/纳米片是否会比finfet提供任何缩放或性能优势。在最近的一篇论文中，Imec描述了一种具有三层堆叠的纳米片FET。每张片宽为20nm。该器件的垂直间距为12nm。

Imec的纳米片场效应晶体管的栅极间距为42纳米，金属间距为21纳米。Imec表示，相比之下，5nm finFET很可能将48nm栅极间距与28nm金属间距结合在一起。

基于这些指标，纳米片FET比5nm finFET提供了适度的缩放提升。但这项新奇的技术有一些有趣的特点，即能够改变设备中通道或薄片的宽度。例如，具有更宽薄片的纳米片FET提供更大的驱动电流和性能。较窄的纳米片驱动电流较小，但所占面积较小。

“关键元素是可变宽度。你可以比可变高度的鳍片更好地控制它，”Imec逻辑集成和设备总监丹·莫库塔(Dan Mocuta)说。

“在finFET技术中，器件的宽度是量化的。你可以有一个鳍，两个鳍，三个鳍或者其他任何鳍。在纳米片中，你有固定数量的纳米片相互叠加。但你可以调整宽度。现在，你可以访问连续的设备宽度，这是finFET所没有的。”Mocuta说。“例如，你想要有一个驱动大量电流的区域。这可能是一个缓冲。然后，您希望有一个占用空间非常小的SRAM。芯片可以满足不同的需求。”

纳米薄片很有前途，但这并不是唯一的选择。随着这一突破，finfet可以延伸到5纳米以上。另一种选择是等待业界开发出更好的晶体管。还有一种方法是通过将多个设备放在一个高级包中来获得扩展的好处。

模式nanosheets
与此同时，除了一些例外，栅极全能器件(纳米片和纳米线fet)和finfet之间的工艺步骤相似。然而，制造一款全能门设备颇具挑战性。模式和缺陷控制只是其中的一些问题。

图4:堆叠纳米片工艺序列和透射电镜。资料来源:IBM，三星，GlobalFoundries。

在纳米片和相关器件中，第一步不同于finFET。目标是利用外延反应器在衬底上制造超晶格结构。超晶格由硅锗(SiGe)和硅交替层组成。至少，一个堆栈将由三层SiGe和三层硅组成。

然后，在堆栈上构建微小的片状结构。这是整个行业所希望的极端的紫外线(EUV)光刻。“问题是你如何在你的晶片上实现这一点。在finfet中，鳍是直的和规则的。你可以使用自对齐间隔技术来打印这些，”Imec的Steegen说。“(对于纳米片)，我可以在单次曝光的EUV中打印几乎所有不同的线宽间距。”

然而，对于EUV，芯片制造商面临着一些反复出现的挑战。GlobalFoundries高级研究员兼技术研究高级总监哈里·莱文森(Harry Levinson)说:“从模式的角度来看，有趣的是，我们又回到了拥有可变宽度的设备的时代。”

莱文森说:“如果我们回到可变宽度的时代，就像我们在平面晶体管时代所做的那样，我们非常希望直接用EUV光刻技术打印这些器件。”“但现在，如果我们回到具有与旧平面晶体管类似的模式要求的设备，我们就会非常激进直线边缘粗糙度．对LER的需求将大大减少。”

LER被定义为特征边缘与理想形状的偏差。特征边的任何偏差都可能影响晶体管的性能。

晶体管的挑战
同时，在模压流之后，下一步是浅层沟槽隔离构造的形成，随后是内部间隔层的发育。

然后，使用替换过程，去除超晶格结构中的SiGe层。这反过来又使硅层之间有一个空间。每一层硅构成了薄片的基础，这是器件中的通道。

“获取祭祀材料的方式是往大门下面看。你必须有一种化学反应，能够深入并去除祭祀材料，”Imec的Mocuta说。“纳米片越宽，就越难去除这种材料。必须是各向同性蚀刻。它还必须是横向的。它必须非常有选择性。”

挑战是在底部的源/漏区域横向进行各向同性蚀刻。“这是一个需要解决的问题。但还是有解决办法的。”

最后沉积高k/金属栅极材料，从而形成栅极。栅极围绕着每一片纳米片。

对于这个和其他步骤，行业需要新的或更先进的工具。“我们相信选择性沉积和选择性蚀刻将是这些节点进入的基础。电话他在最近的IEEE国际互连技术会议(IITC)上的一次演讲中说。“我们正在研究选择性过程，而不仅仅是选择性沉积。沉积并不是实现选择性的唯一途径。你必须考虑选择性蚀刻或结合一些有选择性的治疗方法。”

选择性蚀刻包括原子层蚀刻(啤酒)。ALE由几家供应商提供，有选择性地去除目标材料，而不损坏结构的其他部分。

最大的差距是一种叫做面积选择性沉积的技术。通过这种方法，我们的目标是将金属沉积在介质上或将介质沉积在金属上。目前还在研发阶段。

互连的问题
还有其他挑战，即互联．芯片中的互连(芯片中的微小铜线方案)在每个节点上变得越来越紧凑，这导致了芯片中不必要的电阻-电容(RC)延迟。

为了帮助解决这些问题，英特尔在10nm的两个互连层中，将传统的铜材料改为钴材料。其他人则坚持使用7纳米的铜。

但目前还不清楚铜能否延伸到3nm。因此，该行业正在探索其他金属，如钴和钌，用于互连。

因此，现在说3nm技术会发生什么还为时过早。"未来，金属化将面临更多挑战，"全球产品经理Jonathan Bakke表示应用材料．“整个行业都有一个非常清晰的5nm路线图。除此之外，还有很多问题。我们认为在未来几年的某个时候，全能门可能会发生。我们没有确切的能见度，但在这个领域有很多工作要做。”

过程控制问题
检验和计量也很关键。晶片检查用于发现芯片缺陷，而计量是测量结构的艺术。

全能门将带来了一些挑战。“在很多情况下，鉴于渠道被埋没，我们将无法再依靠CD-SEM的过程控制解决方案技术总监John McCormack说KLA-Tencor．

相反，我们需要增强型光学CD (OCD)计量系统和模型。例如，在这些先进的器件结构中，内部间隔是决定栅极长度的最关键参数。由于这是嵌入在牺牲的SiGe中，自上而下的cd - sem是看不到的，因此需要先进的OCD测量，”McCormack说。“此外，由多个集成单元流程步骤定义的关键维度将持续增加，正如我们在从平面到finFET器件的过渡中所看到的那样。这似乎有可能继续使用多种测量步骤和类型进行SPC和APC控制。”

芯片制造商不仅需要OCD技术，还需要透射电子显微镜、x射线和其他技术。

可以肯定的是，这个行业可以制造纳米片。这是为任务准备的。但这需要巨额资金。问题是从长远来看，这样做是否值得。

有关的故事
晶体管在3nm达到临界点(2022年2月)
竞速到10/7nm
finfet之后是什么?
晶体管选择超过3nm
7/5nm及以上的量子效应
EUV的新问题领域
原子层蚀刻的下一步是什么?
FinFET计量挑战增长
扩展IC路线图
200mm Fab Crunch