寻找EUV掩模缺陷

芯片制造商希望插入极端紫外线(EUV)在7海里和/或5纳米光刻技术,但一些挑战需要解决之前,这一技术可以在生产中使用。

一个挥之不去的问题变得更加令人担忧的是如何找到EUV掩模缺陷。当然,这并不是唯一的问题。这个行业继续工作电源和抗拒。但是,光掩模对部署的EUV至关重要。

简而言之,一个集成电路芯片设计,从一个文件格式转换成光掩模。面具是一个给定的主模板集成电路设计。这是放置在一个光刻扫描仪,哪些项目光通过掩模。反过来,用于晶圆片上的图像模式。

如果掩盖缺陷,违规行为可能会印在晶片。所以重要的是要捕捉掩盖缺陷。但这并不容易,尤其是对EUV掩。

发现缺陷,行业要使用技术称为光化模式面具检查(学院)。使用相同的13.5纳米波长EUV,学院应该可以找到更多的缺陷比今天的检查系统使用光学技术。但学院还在开发中,所以现在该行业主要使用光学检查来检测缺陷对EUV掩和传统光学面具。

使用193纳米波长光学检验可以说可以检测缺陷EUV掩在7海里。但即使在7海里,当然5 nm,光学检查是有限的,无法解决缺陷超过一定的分辨率。

在每个新节点,EUV掩模缺陷变得越来越难以定位。为了应对这些挑战,EUV掩模检查需要各式各样的工具类型在整个供应链。检验战略还包括薄膜,薄膜,阻止粒子降落在面具。

总之,检验和其他措施的复杂性的EUV掩模制造过程可能会导致周转时间长,且成本偏高EUV掩模制造商和他们的客户。

不过,幸运的是,这个行业正在EUV掩模检查新技术,可以帮助解决一些但不是全部的问题。例如,ASML KLA-Tencor和其他正在开发新的多波束电子束检验技术EUV掩。此外,一些人追求学院。

2016年,整个屏蔽设备检验市场达3.28亿美元,较2015年下降38%,根据Gartner。“我们预计它反弹到4.5亿年的2017美元。这个市场是周期性的基于新技术的引入到批量生产,”Gartner的分析师Bob Johnson说。该公司没有打破数字EUV掩模检查。

掩码流
GlobalFoundries、英特尔、三星和台积电希望插入EUV光刻在7和/或5 nm。需要”(EUV)维持摩尔定律的影响,”David Hemker说高级副总裁和技术研究员林的研究在最近的一次事件。

但作为前,有几个障碍将EUV投入生产,即电源和抗拒。“我们必须克服这些问题的创意,“Hemker说。

面具也很重要。行业发展EUV掩了好几年。我们的目标是让没有缺陷EUV掩以合理的成本。

然而今天,EUV掩模成本高。这个行业正在大力减少EUV掩模缺陷,至少在研发阶段。但缺陷需求将变得更加严格的一旦EUV进入大批量生产(HVM)。“缺陷标准是宽松的早期循环。它会随着时间进展HVM水平。HVM水平当然不是宽松,“面具技术主任杰夫·法恩斯沃思表示英特尔掩码操作,人工光掩模单元英特尔。

所以,需要的不仅仅是面具扔一些检验工具商店。事实上,它需要一个良好的检验战略的三个主要部分屏蔽流。“你看看这个整体,”韦斯顿苏萨说,十字线产品部门的总经理KLA-Tencor。“你必须要从空白的供应商通过面具商店和IC工厂。”

的EUV掩模生产流程始于一个面具的生产空白。由一个面具空白供应商,空白是一个面具的基础结构。今天的光掩模空白由一个不透明的玻璃衬底层铬。

图1:EUV掩模的制作。来源:Sematech

相比之下,一个EUV掩膜空白由40到50交替层硅钼,导致多层250 nm - 350 nm厚的堆栈。堆栈的顶部,有一个ruthenium-based覆盖层,其次是一个基于钽材料吸收器。

图2:EUV掩模空白。来源:GlobalFoundries

EUV掩膜空白的生产过程是复杂的和空白是昂贵的。有时,生产过程产生缺陷,如微粒,坑和疙瘩,多层堆栈。

“面具(空白),缺陷称为阶段缺陷的关键。阶段的缺陷主要是由基质。如果我们想解决这个问题,我们需要一个几乎完美的衬底,”吴Banqiu说,主要的技术人员和首席技术官的面具,TSV腐蚀部门应用材料。“但材料自然有一定的孔隙度。所以无论多么完美的材料,你可能总是有坑。面临的挑战是找到缺陷。”

图3:EUV光掩模。来源:兵库大学

不过,幸运的是,行业开发了各种检验工具用于检测EUV掩模缺陷空白。Lasertec和KLA-Tencor出售optical-based检验工具EUV掩模空白。

此外,Lasertec最近推出了一个光化性检验系统。这个系统是用于EUV掩模空白检验,不是学院。如果它存在,学院将花纹面具时使用。

今天,面具空白的供应商现在都光学与光化性检验工具处理。光学工程,但光化性需要捕获阶段的缺陷。EUV掩膜空白需要工具从16到20 nm敏感性。工具必须能够定位的缺陷定位精度在8到12 nm。

“只有光化性检查可以捕获阶段的缺陷,“直Hayashi说,研究员戴日本印刷(DNP)。“光学检查能赶上振幅与某些坑缺陷和/或肿块大小空白表面。”

但由于空白EUV掩模制造工艺的改进,该行业降低了缺陷级别今天在个位数的空白,而不久前。

一旦面具空白缺陷所在的检查工具,它们标志着由吸收器。然后,面具空白运往光掩模供应商。

使EUV掩
在这一点上,面具。对于光学的面具,面具空白是使用一个图案eBeam面具的作家。那么面具是缺陷的检查,修理。

在那之后,薄膜称为薄膜是安装在面具。基于高分子材料、薄膜可以防止粒子降落在面具。

不过,但随着EUV流有一些额外的步骤。如上所述,EUV掩膜空白可能有缺陷。尽管如此,电子束面具的作家模式面具,但该工具使用所谓的模式转移技术避免了缺陷。模式转变的作品,但它需要额外的步骤,是费时。

有图案的面具之后,是检查的缺陷。为此,这个行业想使用学院,但是仍然没有工具可用。

几年前,KLA-Tencor开始发展学院,但它停止该项目时无法获得融资的行业。学院需要5亿美元的资金,但该行业犹豫不决。

尽管前面的挫折,该行业仍在学院工作。Lasertec据说开发一个学院的工具,根据来源。

其他人正在做更多的异国情调的方法。例如,NuFlare和保罗谢勒研究所联合开发一个名为重新扫描的光化性技术。使用同步加速器储存环,该技术结合了扫描显微镜和扫描相干衍射散射对比成像。

总之,可能需要几年前学院在市场上出现。它是复杂而昂贵的开发。

不过,有或没有学院,EUV掩模一般是在面具商店至少检查三次。前两个是pre-pellicle检验步骤,而第三涉及post-pellicle检查。

pre-pellicle阶段,EUV掩模图案,然后检查。然后,如果有任何可补偿的缺陷,他们是固定修复系统和有图案的面具再次检查。

这些检查步骤,面具制造商可以使用两种类型的检验工具科技光和电子束。最常见的技术是基于光学波长193 nm或相关。应用材料,KLA-Tencor NuFlare出售optical-based面具检查工具。

检查光学和EUV掩是不同的。例如,KLA-Tencor设计了一个双成象技术对其光学工具。首先,系统执行一个高分辨率的一步,点亮面具上的潜在缺陷。然后,它执行一个空中成像检查步骤,发现更多的缺陷。

图4:面具检查图像采集工具。来源:KLA-Tencor

然而,空中成像对EUV掩不起作用,因为这一技术是non-actinic。所以EUV掩码检查,KLA-Tencor光学工具执行各种高分辨率技术,如离轴照明。

“整个想法是我们正在努力提高信噪比,“KLA-Tencor的苏萨说。“我们增加信号通过使用不同的极化。我们还可以做更多的传球,这样特定的缺陷可以被特定的极化或成像条件。”

光学检验工作,但是技术是有限的决议。“这取决于他们不同的模式和很多的客户,“苏萨说。“顾客相信你可以把它降到16 nm半个球场。”

图5:光学检验对EUV掩的局限性。来源:英特尔

在16 nm半个球场,不过,这个行业需要不同的解决方案,即电子束检查。使用一个梁,电子束检测敏感性3 nm或更低,但它是慢的吞吐量。

“他们将不得不使用的EUV,”Gartner的约翰逊说。”同时,你不得不做多波束任何像样的吞吐量。”

事实上,在一段时间内该行业一直致力于新一代技术多波束电子束检查。还在研发阶段,多波束检验工具可能会比单光束系统在同一决议。

与光学检验,需要三到五个小时检查一个EUV掩模。希望多波束倍光学检验可以实现相同的检查。”一般来说,电子束半导体行业检查解决方案正在寻找更好的生产力,特别是光增加的差距在光学限制,“Ram Peltinov说,高级主管战略营销过程的诊断和对照组应用材料。

然而,多波束检测技术是具有挑战性的。在电子束检查,电子表面然后散射。目标是控制二次电子或背散射电子,变成一个抽样检验的目的。

但在多波束,电子倾向于互相干扰,从而影响性能的工具。无法控制的电子为什么多波束检验再商业化。

寻求解决问题,这个行业正在进行两种类型的多波束电子束检验architectures-multi-beam和多列。

多列有一些优势。“多波束的挑战,因为你只有一个来源,是你分享这些电子的多个光束。所以你的信噪比恶化,“KLA-Tencor苏萨说。”(多列)的优点是,它有一个独立的来源,一个传感器和一个列控制电子束。这诗句多波束的缺点是你不能让他们密集。”

多波束比光学检验有更好的分辨率,但它是如何对学院机票多少钱?学院更昂贵的开发。“如果你可以控制光的粒子或defectivity,我们认为电子束检验是一个更好的和更具成本效益的解决方案,”他补充道。

今天,应用材料和ASML卖单光束电子束工具对晶片和面具检查。多波束电子束阵营,蔡司已经开发了91 -光束扫描电子显微镜对EUV掩模检验/验证。此外,KLA-Tencor正在开发一个多列5 nm的工具。应用,ASML和NuFlare正在类似的系统。

薄膜困境
与此同时,有两个pre-pellicle EUV掩码流中的检验步骤。一旦完成,下一步是山的EUV薄膜面具,然后检查它。

然而,这里有一些挑战。ASML EUV薄膜的唯一供应商,开发了50 nm厚的多晶硅薄膜。

图6:原型薄膜。来源:ASML

这就是为什么行业希望学院。理论上,学院可以检查面罩的多晶硅薄膜。但今天的学院不存在。

另一个问题吗?今天的光学和电子束工具不能检查EUV掩膜。不幸的是,多晶硅材料193 nm或其他波长的不透明。

所以,阿斯麦公司已经开发了一个可伸缩的薄膜。在操作的时候检查一个面具,EUV薄膜自动提高和检查工具的面具。一旦任务完成,自动降低,薄膜广泛应用的EUV面具。

然而,移动薄膜机制过程中可能会遇到一个小故障。最重要的是,EUV薄膜本身是脆弱的。目前还不清楚如果薄膜可以承受的温度要求的EUV扫描仪。此外,薄膜还必须传输EUV光率为90%或更多。如果传输速度较低可以减缓扫描仪。

“薄膜是挑战是有原因的,”Ben Rathsack说高级成员的技术人员电话。”第一个涉及defectivity。现在,你不知道如果有一个缺陷,直到它的印刷。第二,有一个功率损耗的问题,会影响速度。该行业仍在试图找出这有多严重。”

考虑到薄膜的问题,芯片制造商有两个选择。首先,他们可以等待EUV薄膜成熟,然后使用它们。或第二,他们可能没有他们至少最初进入生产。但有或没有薄膜,面具是使用光学检查和/或电子束。提供了面具符合规范,十字线是运到工厂。

更多的步骤
今天在工厂,光学掩模在流动过程中经常检查。芯片制造商也将在工厂检查EUV掩。但战略取决于薄膜是否可用。如果芯片制造商进入生产薄膜,不必要的粒子可以在面具。如果他们进入薄膜生产,他们需要检查掩盖在一个一致的基础上。的脆弱本质薄膜材料可能导致违约,将面具置于危险境地。

在这两种情况下,芯片制造商必须检查工厂的面具。在某些情况下,他们会使用传统的光学和/或电子束面具检查工具。对EUV,它需要额外的步骤,通常称为打印支票或晶片验证。这个想法是把面具,将它插入一个EUV扫描仪,然后打印一些晶片。

“然后我们要做一个光学细致检查找到任何大的缺陷,”杰德Rankin说,一名高级成员的技术人员GlobalFoundries。“然后,SEM-based高分辨率(我们会)可能做细致的检查来弥补缺口,因为光学工具不能把我们推到阈值检测所有相关的缺陷。”

芯片制造商更愿意避免或减少打印检查步骤。它增加了工厂的周期时间,这是需要处理晶片的时间从开始到结束。”(打印支票)不是我们想做的事情,这不是可持续的长期发展。但在HVM月初增加技术方面,不仅是我们必须做的事但是它是很可行的,”兰金表示。

的最终仲裁者相关性的缺陷在于它打印薄片。“鉴于EUV光刻技术的挑战,晶片印刷检测缺陷产生的重要性与日俱增,面具,或由于面具和过程之间的交互窗口,“KLA-Tencor的苏萨说。“所谓中继器检测到缺陷的晶片使用光学波长晶片检查系统,然后追溯到十字线。与极小开发设备节点windows的过程,我们发现一些缺陷印刷不一致从一个到另一个死亡。同样的模式类型,处理窗口波动最敏感(热点),甚至可能打印不一致在同一个死。”

可以肯定的是,EUV掩模检查提出了一些挑战,但行业是胜任这一任务。与打印支票和其他步骤,面具,工厂预计周期增加与EUV,。

“我们仍然需要尽快得到面具以尽可能便宜的(成本)和满足质量要求,”兰金表示。“对EUV,我们需要重新考虑,周期时间意味着什么。”

有关的故事
挑战的山光掩模
光学邻近校正、EUV薄膜、逆光刻、光化性检验很难实现投资回报在先进的节点。
迫在眉睫的问题和权衡EUV
新的光刻工具需要在5海里,但薄膜、抗拒和正常运行时间仍然是有问题的。
更多的EUV掩模间隙
薄膜和检查仍有问题。
面具制造商担忧Grow-Part 1
之间差距的拉大经济回报和所需的研发,充分利用下一代光刻技术。
面具制造商担忧Grow-Part 2
问题在每一个新的流程节点继续增长,因此成本。