EUV薄膜,正常运行时间和抵制问题继续

极端紫外线(EUV)光刻正在接近实现,但几个问题涉及扫描仪正常运行时间、光阻和薄膜之前需要解决这迟来的技术投入全面生产。

英特尔,三星和台积电希望插入EUV7点到生产和/或5 nm。而其余问题不一定使用EUV先发制人,影响推广计划。光明的一面,也有一些新技术对EUV,包括光化模式面具检查和多波束面具作家。

抗拒,光敏聚合物用于创建模式,继续挑战EUV顶部。还有其他,包括掩模缺陷和薄膜。这些是新的,但是在解决他们的行动进展缓慢。因此,决定何时插入EUV仍然是多云的。

“很多人说EUV会发生在制造业今年年底,”哈里·莱文森说,咨询公司HJL光刻技术负责人。“现在,你说也许在明年第二季度,所以有排出。”

EUV甚至还可能会到明年。在正在进行的挑战:

• EUV扫描仪无故障运行时间保持在70%到80%范围内。正常运行时间,测量的时间系统操作,应接近100%。
• EUV掩模的收益率仍然较低,平均约72%在2018年,与前期的64.3%相比,一项调查显示eBeam倡议。
• 一种EUV薄膜,这可能帮助收益率,还不准备生产。薄膜是一种薄,透明膜覆盖光掩模并防止粒子落在面具。

芯片制造商想要一个EUV薄膜,因为如果一个粒子土地EUV掩模,扫描器可以打印一个不必要的晶圆缺陷。单个缺陷对一个设备可以是一个灾难。

ASML已开发一种EUV薄膜。“人们使用它,但它更多的只是起床学习曲线。它只是没有准备好,”莱文森说。

并不是所有的部分设备需要薄膜,然而。所以即使没有它,芯片制造商的选择部分的设备可以使用EUV 7海里,如接触和通过。但这需要额外的检查步骤,影响成本和周期时间。

行业注入数百亿美元让EUV发展到目前为止,和一些客户还是想要它,因为它是越来越困难模式的小功能使用今天的光刻技术在7海里。但很快他们将采用EUV如何各有不同。例如,英特尔表示,它将使用EUV当它准备好了。相比之下,台积电和三星希望插入EUV 7海里,即使某些部分没有准备好。

不过,几个组件之前必须一起芯片制造商可以插入它。这些包括扫描器、电源、抗拒和面具。

帮助该行业领先,半导体工程采取了看EUV和它的各种组件的状态。

扫描仪/抵制问题
在一段时间内,ASML航运首次生产EUV扫描仪,NXE: 3400 b。13.5纳米波长工具有13纳米分辨率。在EUV,电源将等离子体转化为13.5纳米波长的光。然后,光反射的复杂方案10多层镜。

图1:EUV的复杂性。来源:ASML

一个大问题在过去的EUV电源,没有产生足够的电力。反过来,影响了系统的吞吐量。ASML现在船运一个246瓦的EUV电源,使吞吐量125晶片每小时(wph)。这满足了大批量生产(HVM)目标水平。

但这并不一定意味着EUV系统将保持这些吞吐量水平。今天的193 nm扫描仪可以在250 wph不间断运行。然而,EUV无故障运行时间徘徊在70%到80%之间。一种EUV扫描仪是一个复杂的机器和几个移动部件和系统容易因为各种原因停工。

“关键挑战是可用性。我们需要超越90%,这些系统,以满足大容量需求,“产品经理在ASML Marcel Mastenbroek说。ASML希望改善可用性88%到今年年底。

还有其他的问题,比如EUV抗拒和变化,称为推断统计学。“EUV多亏有进步,虽然速度缓慢,为了提高分辨率之间的权衡,吞吐量和随机缺陷,“说富有智慧,技术主管总经理林的研究。“今天的抗拒用于最激进的球需要2 x或更多的HVM目标剂量满足HVM defectivity水平。克服这一挑战的机会之窗是迅速关闭。不仅抵制供应商,整个模式生态系统正在最小化这种权衡客户。

“这个问题太基础仅仅依赖任何单一模式的生态系统的一部分,在这个地区,有很多创新发展中新的整体解决方案之间的抗拒,光刻,沉积,蚀刻,“聪明的说。“在不那么咄咄逼人的音高的光刻分辨率要求是放松,和推测学性能HVM剂量与这些整体解决方案有了很大提高。在分辨率要求的情况下可以不严格,EUV需要减轻intra-level面具覆盖等问题,从多重曝光周期。”

芯片制造商担心其他问题。“虽然被广泛出版,EUV随机驱动缺陷减少使用高剂量时,使用低剂量将使更高的扫描仪的吞吐量。挑战仍在考虑大批量生产由于生态系统,而且过程能力,包括当地的CD变异,边缘粗糙度和面具选择性,”苏菲鲍特说,腐蚀过程开发高级工程师电话在最近的一篇论文。

尽管这些问题和其他一些问题,可以把EUV在生产中,即使没有一个薄膜。“如果你做接触和通过层,他们将没有薄膜。但是你需要做检查。做金属层将是痛苦的如果你没有一个薄膜,“HJL莱文森说。

通过检查,莱文森指的是印刷检查,额外的和费时的面具检查步骤必须在晶圆工厂完成。“我们可以好好EUV掩。他们会使收益率,高复杂性的部分。保持清洁是没有薄膜所面临的挑战,”莱文森说。

当然,一些客户可能会选择不使用EUV 7海里。相反,他们将继续加大7海里使用传统193纳米光刻和多个模式。“也许有一些客户说:我现在不希望这样,”他说。

使EUV掩
除了扫描仪和抗拒,EUV掩模的基础设施也很重要。简而言之,一个集成电路芯片设计,从一个文件格式转换成光掩模。面具是一个给定的主模板集成电路设计。这是放置在一个光刻扫描仪,哪些项目光通过掩模。反过来,用于晶圆片上的图像模式。

掩模生产中,第一步是创建一个面具空白。由一个面具空白供应商,空白是一个面具的基础结构。今天的光掩模空白由一个不透明的玻璃衬底层铬。

相比之下,一个EUV掩模空白由40到50交替层硅和钼衬底上,导致多层250 nm - 350 nm厚的堆栈。在堆栈上,有一个ruthenium-based覆盖层,其次是一个基于钽材料吸收器。

多层堆栈就像一面镜子。扫描仪,结构反映了EUV 13.5纳米波长的光,使模式在晶片上。

空白的EUV掩模是问题开始的地方。“Defectivity挑战开始EUV空白,这是更复杂的比光学空白,建立平面度更严格的要求,Defectivity和吸收电影质量,”James Westphal说营销主管KLA-Tencor。

空白的其他问题。“有这些材料的某些性质,我们不得不担心,“Vibhu金达尔说,新的市场经理和联盟应用材料。”背后,你必须担心电阻率、硬度和光学密度。同样适用与衬底时defectivity粗糙度,从今以后,镜子帽和吸收器”。

无论如何,重要的是要有优异的空白。但有时,生产过程产生缺陷,如微粒,坑和疙瘩,空白。“任何粒子添加在任何这些步骤有可能在堆栈中创建高度偏差,可阶段缺陷的来源。此外,在基质层,底物中的任何违规行为(肿块或坑)可以通过电影传播堆栈成为阶段缺陷,“KLA-Tencor Westphal说。

有两种类型的缺陷EUV blanks-amplitude和阶段。振幅缺陷表面粒子和坑,这可能会导致对比变化。但更大的问题,包括阶段缺陷,肿块和坑埋在堆栈。这些会导致反射波的相位变化的系统。

面具空白供应商减少了缺陷的数量在个位数的数据空白,但他们仍然可以影响图像质量的扫描仪。面具使用空白检验系统是用来发现缺陷。Lasertec和KLA-Tencor出售optical-based检查所使用的工具。Lasertec提供了光化系统。

光学使用激光来发现缺陷。光化性检查,与此同时,使用相同的13.5纳米波长EUV比光学,据说能找到更多的缺陷。

“检测阶段缺陷,13.5 nm波长光源是必需的,”Hiroshi Asai说,公司的总经理在Lasertec规划。“对振幅缺陷检测,传统的光学掩模空白检验工具可以工作。EUV掩模毛坯供应商将使用光化性检验结合光学掩模空白检验工具。

一旦空白,与此同时,运往光掩模的厂商,面具。做一个面具,空白是有图案的,蚀刻,维修和检查。后,薄膜是安装在面具。

图2:EUV掩模的制作。来源:Sematech

在面具,关键一步是模式。一个系统被称为电子束面具作家上创建或写模式基于给定的集成电路设计的面具。

最常见的系统是一种单梁电子束的工具,基于可变形状波束(VSB)技术。在操作中,电子从镜头的VSB工具被解雇了,这模式rectangular-like形状的面具。

多年来,为光学面具写VSB工具是可以接受的时间。写时间确定一个电子束速度可以编写一个屏蔽层。

高级节点,光学面具正变得越来越复杂,写时间增加。“致密层,写时间可以去30个小时甚至更高。在60个小时,写次不再实用,IMS的“首席执行官埃尔Platzgummer说。

VSB-based面具作家工具是勉强符合要求复杂的光学面具,促使该行业看看technology-multi-beam面具作家不同。

例如,IMS的多波束面具作家利用262000小beamlets加快写倍光学和EUV十字线。多波束工具写时间常数和花12个小时或更少的面具。

与此同时,EUV掩码写也是具有挑战性的。联系人/通过,该功能规模有望达到70 nm的EUV掩模在7海里和55 5 nm。相比之下,特征尺寸为250 nm 7纳米光学掩模。

VSB工具可以模式EUV掩,但写*可能爆炸。”对于研发,可以更多地投资于写倍或简单的结构。然后,您可以使用残留边带,”Platzgummer说。“但对于生产,完整的层级EUV面具,多波束是必须的。”

多波束是必需的其他原因。“EUV掩需要打印在较小的尺寸我面具的面具超过193。所以EUV掩更准确地说,“安琪》首席执行官表示d2。”这两个翻译EUV掩需要慢,更准确的抗拒接触。这就增加了面具写时间。面具写时间慢抗拒更快的在多波束面具VSB面具的作家,而不是作家。因此,EUV掩倾向于想要写在多波束面具作家。然后,对于某些应用程序需要非axis-parallel正交特性或45度特性,VSB写作也变得高昂EUV。因为EUV可以看到90度比193年我慢跑,VSB射杀数迅速增加,尤其是在单一模式。这是另一个原因多波束面具作家需要EUV光刻技术。”

有图案的面具之后,与此同时,检查缺陷和发现他们是具有挑战性的。“defectivity EUV十字线上面临的挑战是灵敏度需求已经成为紧缩在较小的,更复杂的功能,“KLA-Tencor Westphal说。

“今天,EUV掩模检查关注标线质量的挑战,”韦斯特说。“分划板质量是晶片产量直接相关。当我们谈论分划板质量,我们指的是两个方面:(1)defectivity-a十字线缺陷将被复制在每一个死在晶圆片作为模式缺陷,从而直接影响设备产量;和(2)参数一致性,如临界尺寸均匀性和模式位置错误。”

EUV掩模模式检查,有三个options-actinic,电子束和光学。使用193 nm光源、光学是光学和EUV掩的主导技术。

同时,电子束检测敏感性下降到3 nm或更低,但这是缓慢的吞吐量。

光也有一些局限性。“最小的模式是40 nm半个球场,“从Lasertec Hiroki Miyai说。因此,光学检查敏感性下降到20纳米左右。

在一个重大突破,Lasertec最近公布了一个光化模式面具检查工具。使用13.5纳米波长,系统展示了敏感性从23海里17海里。这个系统是不同的比它的光化性面具空白检验工具。

光化性是重要的其他原因。面具的通常,在后期生产过程中,薄膜是安装在面具和十字线是缺陷的检查。

今天的EUV薄膜是基于一种多晶硅材料。因为它使用波长13.5 nm, Lasertec光化性工具可以检查面罩通过EUV薄膜,使检验过程更复杂。

相比之下,今天的光学和电子束工具不能检查EUV掩膜。多晶硅材料193 nm或其他波长的不透明。

所以,ASML已经开发了一个可伸缩的薄膜。在操作的时候检查一个面具,EUV薄膜自动提高和检查工具的面具。一旦任务完成,自动降低,薄膜广泛应用的EUV面具。

薄膜困境
今天,然而,这是一个有争议的问题,因为当前的EUV薄膜不准备生产。一段时间以来,荷兰阿斯麦公司的唯一供应商EUV薄膜,发展50 nm厚的多晶硅薄膜。

三categories-transmission EUV薄膜必须满足各种各样的需求率,热负荷,和生产力。

生产,芯片制造商想要一个可以通过膜传输光的薄膜透射率为90%。在这些利率,EUV扫描仪满足工厂所需的吞吐量。

然后,当EUV光照到薄膜上时,结构必须承受热从一个250瓦的来源。源生成5瓦每平方厘米的薄膜热,翻译大约686°C。

ASML的目标是有一个EUV薄膜透射率88%以上,可以承受300瓦的来源。每个薄膜必须处理10000晶片之前更换。

不过,今天ASML薄膜透射率为83%。薄膜可以支持一个250瓦的来源,但它必须更换后加工3000片晶圆。

“如你所见,我们有一个缺口的HVM需求,所以我们正在朝着一个解决方案,”圭多Salmaso说,在ASML产品工程师。“以填补空白,我们不得不使用新材料。唯一的层将保持不变是核心,它是多晶硅。我们将使用新材料的盖层。我们将不得不使用金属新材料。”

基本上,薄膜是一种薄,多层结构。核心结构是一种多晶硅材料与金属氧化物覆盖层。

ASML正在开发一个新的多晶硅薄膜使用不同的覆盖层。目标是90%的传输速度。“这是一个目标我们的目标是证明在2019年,“Salmaso说。

更多的步骤
一旦面具了,运到工厂和放置在扫描仪成像。

如上所述,芯片制造商最初将插入EUV接触和通过7海里。为此,他们可以有或没有一个薄膜。

如果没有薄膜,芯片制造商必须执行打印检查工厂。这个想法是把面具,将它插入一个EUV扫描仪,然后打印一些晶片。然后,检查缺陷的晶片。最终,面具必须经过清洗过程。

所有这一切对接触和通过至关重要。不必要的缺陷可以通过或杀死一个接触。“这些粒子可以这么大。所以,你得通过这个极其复杂而痛苦的requalification过程,“HJL莱文森说。

芯片制造商更愿意避免打印支票。“这是不方便。它影响你的效率,”莱文森说。“真正的痛苦是当你有清洁晶片的面具和返工。你可以摆脱一个粒子,你添加两个。”

显然,插入EUV是一个艰难的过程。然而,HVM甚至还没有开始。当发生,EUV省钱或变得更疼痛或两者兼而有之。

有关的故事
EUV领域的新问题
失踪EUV是什么?