驯服小说NVM非确定性

新的内存技术可能不确定的特点,添加校准测试负担,一生中可能需要调整。这些记忆是发展的结果搜索记忆存储类(SCM)技术,桥梁之间的差距大,慢的记忆像flash和更快动态随机存取记忆体内存。

这样的记忆有几种方法,包括磁性随机存取存储器(MRAM),相变内存(极化),电阻随机存取存储器(RRAM或ReRAM)。

“与存储类记忆正在取得进展,但有很多挑战,”里克Gottscho说,执行副总裁兼首席技术官林研究。“3 d XPoint,相变内存、硫属化合物的化学环境条件和过程异常敏感。有各种各样的技术策略来处理所有的事情,在批量生产。当然是有很多活动寻找替代那个特定的存储类解决方案,涵盖ReRAM和MRAM,公平地说,我们将看到新的设备和新的架构在未来。我们看到了各种各样的新材料、新结构,一般来说我们的产品线非常适合处理这些新结构、新材料”。

初步评估,但事情可能会改变。“我们可能会发现我们开发的解决方案,我们需要一个新的产品功能或一个新特性,“Gottscho说。我们不能想象全新的产品系列,然而,3 d NAND所需。例如,模具堆栈沉积ONON(氧化/氮化)或OPOP(氧化/多晶硅)是我们创建一个全新的产品线,我们一直发展至今。高纵横比蚀刻是一个我们已经使用的导数高纵横比蚀刻技术。OP-OP而言,新产品开发。很有可能我们将会看到类似的新存储类解决方案。”

而这些三种记忆还没有见过供应链管理所需的标准,每个人都正在考虑一系列non-SCM应用程序可以利用non-volatility和易于阅读和写作与闪存相比。

自旋转矩(STT) MRAM,特别是已经在生产专用内存芯片,但它也将被开发成一个嵌入式内存IP块内使用systems-on-chips(soc)。而专用内存制造商可以开发内部技术来优化生产质量和可靠性,SoC设计必须能够访问这些技术以确保嵌入式MRAM (eMRAM)块他们在SoC将提供包括专业同行的质量和可靠性预计。

一个提示的随机
新的挑战是编程MRAM存储单元并不提供一个确定的结果。有一个元素的随机性,需要额外的步骤,以确保可靠的记忆阅读和写作。

事实上,这种非确定性不是MRAM独有。极化和ReRAM也有类似的行为。乍一看,这可能看起来像正常的变化,设计师已经处理。但这变异来自制造变化。这种非确定性是由于内存写过程的细节,不要制造。

“这似乎是一个“财产”这些新类型的非易失性记忆有一定程度的非确定性。最好是与极化和RRAM解释说,有一个可见的组件,“洛丽·施拉姆说,Tessent平台的产品经理和记忆测试,导师,西门子业务。“在前,状态的改变(无定形和结晶)并不总是完全成功,或者在后者,导电丝的形成不完整或不完整的宽度。在这两种情况下,由此产生的细胞可能不“商店”请求的信息,或可能会显示一个“弱”行为,比如higher-than-assumed阻力。它必须明白,这些细胞不被认为是有缺陷的,因为后续写作完全相同的细胞可能成功。”

平行或反平行?
一个MRAM单元由一个磁隧道结(MTJ),根据不同的国家,会有低电阻或高电阻。这结由三层组成:一个固定磁化层称为固定或参考层,隧道结,免费的层。通过运行一个高电流结、磁性自由层的状态可以被设置成平行或反平行固定层。如果是平行的,细胞的产生的阻力就会很低。如果反向,阻力将会很高。程序性细胞的状态然后读取电流(一个低于当前用于写作)通过细胞和测量电阻。

图1:磁隧道结(MTJ),根据不同的国家,会有低电阻或高电阻。来源:导师

导致非确定性的MRAM的原因是什么?“MRAM行为更微妙的(比极化和ReRAM),因为存储的内容后,“施拉姆说。“公共信息从文学角度热波动的细胞,从而导致自由分布的磁化层,进而意味着一定写错误的概率。”她指出,写成功可以提高,本质上,开车难写作时的事情。但会增加细胞磨损的风险,因此美国必须达成一种平衡。

因为写操作的概率性质,测量电阻将土地在某些范围内,这个范围可以改变non-deterministically每次写操作。阅读——也就是说,决定是否阻力是高或低,是通过比较测量电阻和电阻的引用。

图2说明了参考阻力。左边显示了一个理想的情况。即使有一个范围的电阻为1 0状态和一系列状态,参考电阻下降这两个范围之间的干净。然而,现实可能看起来更像在右边,在竣工参考电阻下降接近或在一个读取状态的范围和需要修剪下降两个竣工阻力之间的范围。

图2:参考阻力。来源:导师

这个削减操作之前,必须完成内存可以读在任何有意义的方式。能力测试数组有缺陷的细胞,然后修复任何此类细胞,依赖于内存的读写能力与信心。所有MRAM-related测试操作首先依赖于参考电阻修剪。

调优的参考
导师,手臂,和三星合作项目开发这个削减能力作为MRAM的一部分内建自测(阿拉伯学者)功能。手臂有一个eMRAM IP块,这是正在开发,从三星芯片的协助下数据。该解决方案将被包括在导师的Tessent适当时机(DFT)提供。下面的图像(图3)显示了他们计划的架构,控制的存储器BiST (MBiST)控制器和驱动测试访问端口(TAP)。

图3:一个精简架构一个MRAM内建自测(BiST)函数,由导师计划,手臂,和三星。的架构是控制存储器BiST (MBiST)控制器和驱动测试访问端口(TAP)。来源:导师

连续读操作将决定削减在细胞水平,从一个参考电阻提供多个细胞。理想情况下,人会检查所有细胞削减参考阻力时,但是,作为一个实际问题,可能使用一个重要样本以减少所花费的时间来确定调整值。在图3中,块用于修剪参考红色所示。最左边的黄色块(包括BIRA——内置冗余分析)有助于实现任何维修需要修剪完成后。

给定的死可能有一个参考阻力,适合整个数组,或可能会有局部参考电阻,以适应当地的变化。这是由所使用的特定的铸造生产芯片。如果存在多个参考,每个引用都必须独立了。结果调整值或值将被编程到芯片作为一个永久的校准。

持久存储和更新
存储可以削减值,至少在理论上,使用任何一种非易失性存储单元。导师指出,大多数只是完成了eFuses,但从概念上讲,它甚至可以MRAM单元。后者的实际实现需要考虑一个可能的“引导”问题:如果MRAM单元存储削减值需要阅读设置参考之前的水平,那么阅读可能会受到这一事实尚未设置的参考水平。施拉姆说,“这可能不是技术上可行,但从理论上讲,如果它可能是合适的了。”

eFuses所面临的挑战在于,它们需要高电压程序,这通常是由测试设备提供。如果目的是削减在晶圆测试,高压访问可以通过垫不提供保税的包装单元,从而无法应用高电压设备的生命周期。即使接入点可用,这些高电压系统中必须提供。

这是一个重要的考虑因素,因为很有可能随着时间的推移这些设备需要调整。施拉姆说:“目前在系统运行方式的Tessent存储器BiST也修剪的控制电路。新系统调整的参考价值,可以在部署单元计算。然后将新值存储在“挑战eFuses如果没有可用的高电压。此外,如果eFuse技术是一次性可编程,备用eFuses需要提供未来削减值。

施拉姆还指出,基本MBiST和每升高可能执行修复操作。这不是一个新的需求驱动MRAM;为现有的记忆已经是司空见惯的静态存储器。由于汽车“记忆测试必须在接通电源的运行要求。后续的维修步骤不需要多少额外的时间。然而,执行一个trim-search花更多时间比标准MBiST测试内存的大小相同。”,使得它不太可能re-trimming能做在升高(如果可能的话,将消除需要修剪的值存储在非易失性细胞)。这是一个需要解决的问题,推出了这一能力。

ECC的作用和影响
除了调整参考电阻,阿拉伯学者块还必须提供修理有缺陷的细胞。这些细胞可能不正确操作。或者,如果修剪搜索并不详尽,然后他们可能细胞没有取样电阻范围,太接近参考阻力。使用纠错码(ECC)会影响选择等维修。

ECC的存在是为了正确的(或者至少检测)阅读时遇到的错误记忆。尖端的阅读记忆可以吵,ECC的主要目的是纠正随机噪声,可能发生在阅读。的力量——因此ECC块的大小和成本将取决于纠正和检测的比特数。

虽然噪声可以出现在任何地方,ECC也可以正确确定的错误,例如那些由于有缺陷的细胞。导师指出这可以开发设计和测试策略,利用一些ECC块的处理有缺陷的细胞而不是全部修复它们。鉴于三位修正,例如,我们可以选择使用两个位修复错误和运行时阅读一点噪音。这将创建一些推和拉之间的空间抽样进行削减的数量,数量的修复能力,ECC的规模和实力,是纠正大量噪声。

所需的成本和精力
DFT设计流演变提供一个高度自动化的方式插入测试电路。施拉姆说,“Tessent壳MBiST sram提供了一个完全自动化的解决方案从DFT规划,通过DFT插入模式生成和验证。“mram会遵循相同的基本流程。“唯一的区别就是没有建立Tessent图书馆规范数据点mram独有。然而,我们合作的胳膊,别人会消除这种易用性障碍。”

硅区域消耗的解决方案,它可以根据实现差别很大。如果有多个内存块,例如,一个可以控制所有与单个MBiST控制器,节省硅。但那将意味着测试块按顺序,增加了测试时间。测试时间可以减少通过使用更多的硅给每一块自己的MBiST控制器。

额外的测试时间为简单的MBiST测试可能是可控的,但削减复杂化问题。“MRAM需要微调电路,这不是SRAM所需。这个电路包含几个寄存器和简单的小蝰蛇和比较器,这不是很大的开销。微调电路甚至可以mram之间共享同一控制器限制区域的影响,”施拉姆说。但分享会产生更大的影响由于时间修剪搜索测试时间——特别是如果按顺序完成多个内存块。的决定,那么将不得不平衡额外MBiST控制器和削减成本的电路测试的成本,这是一个选择每一个设计团队将适合他们的SoC。

因为这些和其他eMRAM提供遗留问题得到解决,我们可能会发现一些工作积累新的记忆,因为他们出现在嵌入式的形式。

相关的
构建一个MRAM数组
为什么MRAM是如此有吸引力。
MRAM过程开发和生产简报
MRAM是什么和为什么它变得更具吸引力的行业吗?
磁记忆中心舞台
为什么MRAM技术最适合连接设备。
下一个新的记忆
新一批的记忆在研发计算架构可能会对未来产生重大影响。
MRAM和STT-MRAM知识中心
特别报告、头条新闻、视频、白皮书和更多