MRAM工艺开发和生产简报

作者:孟Zhu博士，Roman Sappey博士和Jeff Barnum

MRAM(磁阻随机存取存储器)是一种利用磁状态存储信息的非易失性存储器(NVM)。MRAM的基本结构是磁隧道结(MTJ)，由两个铁磁(FM)层组成，由绝缘的隧道势垒隔开(图1)。当两个磁层的磁化是平行的，电子很容易穿过屏障从一个磁层到另一个磁层，给出一个低电阻状态(R_P)．然而，当两个磁层反平行时，电子穿隧变得困难，导致更高的电阻态(R_美联社)．MTJ最重要的参数之一是隧道磁阻(TMR)，它量化了我们区分高电阻和低电阻状态的能力。通过操纵其中一层的磁化强度，可以将信息存储为“1”(高r状态)和“0”(低r状态)，然后通过测量结电阻来读取信息。改变层的磁化方向可以通过施加一个外部场来实现，或者通过脉冲电流通过结。后者利用一种称为“自旋-转移-转矩(STT)”的效应通过极化电子来改变磁化强度。

图1当两个铁磁(FM)层处于平行和反平行结构时，MTJ的基本结构。(图片来源:KLA Corporation)

STT-MRAM提供了出色的伸缩能力和与当前芯片制造工艺的友好集成。与需要不断刷新的DRAM不同，STT-MRAM存储信息时不需要耗电。用MRAM代替DRAM可以防止数据丢失，并使计算机能够立即启动，而无需等待软件启动。STT-MRAM具有比SRAM更高的密度，比闪存更优越的读/写速度，具有更高的耐用性。所有这些优点使STT-RAM成为在某些应用程序中取代现有内存的一个有吸引力的候选者，并可能最终成为一种通用的内存解决方案。

图2显示了集成电路(IC)行业的内存层次结构。横轴表示内存/存储设备的体积(容量)，纵轴表示内存设备的速度。在过去，缓存存储器和主存之间以及主存和存储设备之间都存在速度差距。如今，许多新兴的非易失性存储器(NVM)已经开始填补这些空白。相变存储器(PCM)、电阻式随机存取存储器(RRAM)和MRAM已经作为嵌入式NVM应用于一些应用，如微控制器单元(MCU)。在未来几年内，MRAM可能会取代一些SRAM作为高速缓存存储器，更接近核心处理器。从长远来看，一旦MRAM和PCM或RRAM的密度进一步提高，预计它们将能够作为存储级内存解决方案。

图2计算设备中的内存层次结构，过去和当前/未来。(图片来源:KLA Corporation)

MRAM产品的一些最终用途是什么?谁是主要制造商?市场对未来的预测是什么?

今天的STT-MRAM正在被嵌入式内存应用程序所采用，以取代闪存、EEPROM和SRAM。几家逻辑IDM/代工厂提供嵌入式STT-MRAM解决方案:台积电¹(22nm ULL CMOS)，三星²(28nm FD-SOI)， GLOBALFOUNDRIES^3.(22nm FD-SOI)，英特尔⁴(22纳米finFET)。在不久的将来，我们将看到嵌入式STT-MRAM (eMRAM)出现在物联网(IoT)、微控制器单元(mcu)、汽车、边缘计算和人工智能(AI)等应用中。Everspin技术⁵公司还提供多种独立MRAM产品，广泛应用于航空航天、汽车、存储、工厂自动化、物联网、智能能源、医疗和工业机器控制/计算等领域。

从市场角度来看，虽然NAND和DRAM将在未来几年保持主导地位，但MRAM预计将大幅增长。Yole Développement报告称，到2024年，STT-MRAM市场潜力增长为18亿美元(12亿美元内嵌加上大约6亿美元独立)，复合年增长率为85%(2018-2024年)，晶圆总产量为>30万，复合年增长率为126%(2018-2024年)(图3)⁶

图3Yole MRAM市场演变Développement(图片来源:Yole MRAM技术和业务2019年报告)⁶

MRAM设备是如何制造的?在制造MRAM的过程中，关键的工艺步骤和一些具体的工艺控制挑战是什么?

MRAM器件通常在半导体晶圆厂的后端生产线(BEOL)工艺中制造。关键流程步骤如下:

(1）底部电极形成(图4):底部电极层由传统的模压和大马士革工艺形成，需要抛光以实现平面化，并为MTJ堆叠沉积提供超光滑表面。测量和控制底部电极的平滑度对器件的性能至关重要。金属电极的最终高度必须控制和监测。它还必须是无缺陷的。

图4底部电极(BE)形成示意图(图片来源:KLA Corporation)

（2）MTJ叠层沉积(图5):MRAM是通过使用单一的集成物理气相沉积(PVD)集群工具精确沉积20至30个不同的金属和绝缘层形成的，每个层通常在0.2至5.0nm厚之间。每一层都必须精确测量和控制厚度、均匀性、粗糙度和化学计量。氧化镁(MgO)薄膜是磁隧道结(MTJ)的核心，是在自由层和参考层之间形成屏障的关键层。它需要以0.01nm的精度沉积，以反复实现目标电阻面积积(RA)和隧道磁阻(TMR)特性。RA和TMR是决定器件性能、良率和可靠性的关键参数。即使是少了几个原子也会显著影响RA和TMR，这就解释了为什么计量在MRAM制造中如此重要。

图5MRAM堆栈沉积的通用示例说明(图片来源:KLA Corporation)

（3）磁场退火:堆叠沉积后的退火设置了参考层(MgO下面的界面)和MgO隧道势垒的晶体取向。通常情况下，MTJ在磁场中进行高温退火，以改善材料和界面质量，并设置磁化方向。在此步骤之后，需要对MTJ的电特性和磁特性进行监测，以便进行过程控制。这些是MRAM制造的关键内联测量步骤。

（4）模式MTJ支柱(图6):MRAM细胞通常为直径20-100nm左右的圆形柱状结构。从掩模到光刻胶的图案转换，以及从光刻胶到MTJ堆栈的图案转换需要精确控制，以使器件工作。通过非透明MTJ堆栈的光刻叠加模式对齐是一个挑战。离子束蚀刻支柱必须在没有损坏的情况下完成，在MTJ侧壁上没有金属再沉积，同时在底部电极上停止。沿MgO暴露层的腐蚀、损伤和金属再沉积是这一步骤中必须监测的关键问题。监测和控制最终MTJ柱的高度和形状(主要在MgO界面)以及柱的直径对于实现均匀的细胞模式至关重要，从而最大限度地减少MRAM细胞的开关分布。最后，一个封装层涵盖了保护MTJ设备的所有内容。该层必须无缺陷，厚度满足要求的规格。

图6蚀刻的MRAM支柱示意图(在封装层之前)(图片来源:KLA Corporation)

（5）顶部电极形成:顶部电极的形成很像底部电极，与模式对齐是关键。使用双重大马士革工艺，CD，形状，轮廓和深度在最终结构中也很重要，以及任何类型的缺陷。

为了MRAM的成功，KLA正在做些什么?

心理契约我们对MRAM作为一种新兴的NVM技术的预测感到兴奋。作为过程控制和过程实现技术的领导者，我们为IC制造商提供一系列解决方案，帮助加速MRAM产品开发，确保成功的坡道，并推动生产中的最大产量。我们为MRAM提供的具体技术解决方案包括:

1. 使用光谱椭圆偏振(SE)技术测量薄膜厚度和化学计量学，为MTJ堆栈沉积提供了关键参数。
2. 使用基于散射测量和基于成像的叠加测量系统进行模式对齐测量，使用光学散射测量CD和形状测量系统进行模式关键尺寸和3D设备形状测量，以及运行时模式控制数据分析，优化MRAM单元模式的设备叠加、CD和设备轮廓控制。
3. 使用CAPRES电流面内隧穿(CIPTech)提供预计最终电池性能早期反馈的MRAM堆栈的电气和磁特性(http://www.capres.com)及微感磁光克尔效应技术(http://www.microsense.net/)：
   1. CAPRES CIPTech是一种12点探针电阻技术，可在产品晶圆上沉积、退火和磁化后测量MTJ堆栈的TMR和RA。
   2. MicroSense Polar Kerr MRAM (PKMRAM)，描述了自由层和钉住层的矫顽力场以及交换偏置场(H_C免费的,H_C固定的,_偏见)在毯状薄膜或图案化晶片上沉积、退火、磁化后形成多层MTJ堆叠。这种非接触式全晶圆技术测量了自由层和固定层的磁性。
4. 一套无图和有图晶圆缺陷检测和审查系统(取决于灵敏度和采样要求)，可在线检测关键缺陷，帮助工程师发现和解决可能影响良率和器件性能的工艺问题。
5. 现场工艺控制晶圆，通过捕获和记录工艺室中的参数来可视化、诊断和控制工艺条件。

如需更多信息，请访问www.kla.com，或与当地的KLA代表联系。

引用:

1. https://www.tsmc.com/english/dedicatedFoundry/technology/eflash.htm
2. https://www.eetimes.com/samsung-says-its-shipping-28-nm-embedded-mram/#
3. https://www.globalfoundries.com/news-events/press-releases/making-new-memories-22nm-emram-ready-displace-eflash
4. https://www.techspot.com/news/78859-intel-confirms-non-volatile-mram-produced-high-yield.html
5. http://www.everspin.com
6. http://www.yole.fr/MRAM_Business_Executives_Breakfast.aspx#.XiXHgchKiUm
7. https://www.mram-info.com/

朱是KLA的产品营销经理。

Roman Sappey是KLA SensArray和MRAM计量的高级技术专家。