中文 英语

JEDEC DRAM存储器的数据完整性


随着DRAM制造从1x到1y再到1z,进一步发展到1a、1b和1c节点,随着DRAM设备速度提高到LPDDR5的8533和DDR5的8800,数据完整性正成为一个非常重要的问题,原始设备制造商和其他用户必须考虑作为系统的一部分,依赖于存储在DRAM中的数据的正确性,系统才能按照设计工作。我…»阅读更多

后量子密码学即将到来


近年来,量子计算取得了重大进展,专家们一致认为,能够破解2048位RSA或256位ECC的量子计算机将会问世——这只是时间问题。在本白皮书中,我们讨论了NIST为后量子密码术(PQC)选择的安全算法及其在Rambus安全产品中的实例化。下载本白皮书了解:…»阅读更多

采用晶片误差校正和相关可靠性技术的DRAM芯片


苏黎世联邦理工学院研究人员Minesh Patel的这篇新的博士论文题为“在使用芯片纠错代码的内存芯片中实现有效的错误缓解”,于2022年6月获得了IEEE威廉·c·卡特奖。摘要:主存存储密度的提高主要是由工艺技术的扩展驱动的,它通过加剧各种电路对可靠性产生负面影响。»阅读更多

用于物联网安全应用的低功耗BLS12-381配对加密处理器


摘要:“我们提出了第一款用于物联网(IoT)安全应用的BLS12-381椭圆曲线配对加密处理器。高效的有限场算法和算法架构协同优化共同实现了两个数量级的能源节约。我们实施了一些对抗时序和功率侧信道攻击的对策。我们的密码处理器是可编程的,以提供…»阅读更多

基于NIST素数域的椭圆曲线加密高速处理器


摘要椭圆曲线密码学(ECC)作为公钥密码学的一种,已广泛应用于许多安全领域。在ECC中实现计算复杂度最高的标量乘法(SM)运算是一个挑战。在本研究中,我们提出了一种可实现高速和高安全性的ECC硬件处理器。我们首先展示三个…»阅读更多

HARP:在使用芯片纠错代码的内存芯片中实际有效地识别不可纠正的错误


摘要:“解决与缩放相关的主存错误的最先进技术可以从内存控制器内部识别和修复存在错误风险的位。不幸的是,现代主存芯片内部使用on-die错误校正码(on-die ECC),这混淆了内存控制器的错误视图,使识别风险位(即错误识别)的过程复杂化。»阅读更多

错误越多,记忆越正确


当任何类型的存储位元变得越来越小时,由于较低的裕度和过程变化,误码率会增加。这可以通过纠错来处理和纠正比特错误,但随着使用更复杂的纠错码(ECC),它需要更多的硅面积,这反过来又提高了成本。鉴于这种趋势,迫在眉睫的问题是……的成本是否……»阅读更多

ic的冗余定位


为一个目的开发的技术通常适用于其他领域,但组织竖井可能会阻碍对其进行资本化,直到出现明显的成本优势。考虑内存。所有的存储器都是用备用的行和列制造的,当设备制造测试失败时,这些行和列就会被交换进去。“这是一种常见的方法来提高设备的产量,基于多少内存……»阅读更多

关于DDR内存中的错误纠正码(ECC),设计师需要知道什么


与任何电子系统一样,内存子系统中的错误可能是由于任何一个组件中的设计失败/缺陷或电气噪声造成的。这些错误被分类为硬错误(由设计失败引起)或软错误(由系统噪声或由阿尔法粒子引起的内存阵列位翻转等引起)。为了在运行时处理这些内存错误,内存子系统…»阅读更多

当你不能在系统可靠性上精打细算时


不管我们喜欢与否,失败总会发生。重要的是为失败的发生做好准备,这包括采取措施,使我们能够迅速处理或解决问题。但并非所有的失败都是一样的。例如,您日常使用的笔记本电脑可能会偶尔出现故障。如果设计得很好,你可以简单地重置机器,让它回到……»阅读更多

←老帖子
Baidu