苏黎世联邦理工学院研究人员Minesh Patel的这篇新的博士论文题为“在使用芯片纠错代码的内存芯片中实现有效的错误缓解”，于2022年6月获得了IEEE威廉·c·卡特奖。
摘要
“主存储器存储密度的改进主要是由工艺技术扩展驱动的，这通过加剧各种电路级错误机制对可靠性产生负面影响。为了弥补不断增长的错误率，存储器制造商和消费者都使用错误缓解机制来提高制造产量，并允许系统设计人员满足可靠性目标。开发有效的错误缓解需要理解错误的特征(例如，最坏情况的行为，统计属性)。不幸的是，我们观察到，在现代内存芯片中使用的专有的芯片纠错码(ECC)通过以不可预测的、依赖ECC的方式混淆cpu可见的错误特征，为有效的错误缓解带来了新的挑战。
本论文结合实片实验与统计分析，详细了解晶片ECC如何混淆主存误差机制的统计特性。我们通过实验研究了记忆误差，研究了模上ECC如何混淆其统计特征，并开发了新的测试技术来克服混淆。我们的结果表明，可以使用新的内存测试技术来恢复模糊的错误特征，这些技术利用了模上ECC和内存错误机制的统计特征之间的相互作用来暴露物理细胞行为。最后，我们讨论了DRAM可靠性特征透明度的关键需求，以便使DRAM消费者更好地理解和调整商品DRAM芯片以满足其系统特定需求。我们希望并相信，我们在本文中提出的分析、技术和结果将使社区更好地理解和应对当前和未来的可靠性挑战，并使商品存储器适应新的有利应用。”
找到这里是技术文件．ETH Safari研究小组撰写在这里和YouTube谈话在这里．
相关阅读
DRAM热问题达到危机点
晶体管密度和利用率的增加正在产生内存性能问题。
DRAM选择成为核心设计考虑因素
内存占用、速度和密度扩展都受到低功耗限制的影响。
提高内存效率和性能
CXL和OMI将促进内存共享和池化，但它们的效果如何以及在哪里工作得最好仍有争议。
Imec的计算路线图;美国对华为为目标;美印。特遣部队;China-Bolivia交易;布鲁克揭开了白光干涉测量系统;三星量化可持续性;麦肯锡指出了美国晶圆厂建设的问题;发光二极管。
留下回复