集成电路制造过程发生根本性转变

芯片价值高和3 d包装正在改变在哪里以及如何测试执行,收紧design-for-reliability,加快转变的工具从实验室到工厂。

异构集成和更多特定于域的设计是芯片制造商造成一连串的中断,结局证明工厂流程和方法,延长的时间制造芯片,并最终推高成本无处不在。与过去不同,当每一个新的节点包括一个精心设计的进展的审查和经过验证的流程步骤,晶圆厂和组装房屋现在必须权衡各种过程选项影响服务的市场,他们购买什么设备,和他们的伴侣。

测试、检验和计量供应商都被要求做更多的工作,并且做得更快。但随着设计越来越复杂,可靠性的担忧增加跨各种终端市场,巨大的挑战出现在流程流。在某些情况下,有更多的测试和检验点。在其他方面,它并不总是清楚在什么阶段应该部署不同的技术。根据包类型,例如,调查可能无法联系所有异构设计的部分。

“过去,所有的价值是在前端(芯片制造),”约翰·Kibarian说的首席执行官PDF的解决方案。“你会测试晶圆测试,然后包装是99%的收益率,最终测试99%的收益率,然后你在做。现在,有这么多的价值加上包装步骤,因为你把很多其他组件,包括一些非常有价值的组件在许多情况下,和你有更多的测试插入点,最终测试,post-burn-in,系统级测试——晶圆测试中间的流动。在过去,晶圆测试只是去/不方便,但现在下游信息是有价值的。”

多死于一个包的集体价值,认识到一个坏芯片互连也可以将有价值的模块变成废品,制造流程的方方面面都渗透。整个模块或芯片的价值上升,那么需要确保每个组件的功能和过程。

“我们将看到更多的高质量的测试探针的重要性,”赛斯普伦蒂斯说,总经理权力和模拟精度Teradyne。“如果你有一个设备在一个模块失败,你在最后的测试和收益率下降变得更贵了。有多个死了,一个处理器与加速器,DC-to-DC…任何失败是昂贵得多。”

不过,防止故障越来越困难。芯片制造商强调差异化的域和域内,在较小的生产运行结果。这是加剧了一个几乎普遍需求更快的上市时间,使更少的时间来调整生产和组装过程。事实上,背后的关键因素之一chiplets是能够使用添加和使用证明预应力组件互连策略,在收益率可以更严格的控制。但半导体行业还有很长的路要走变得可行对于大多数芯片制造商可以从菜单中选择chiplets和知道该系统将按预期工作。与此同时,芯片制造商必须对付一个各种各样的技术和业务变化,和相互冲突的要求影响都不同。

早些时候,增加了更大的压力来解决问题。“有越来越大的压力来解决一切的研发水平和飞行员行之前释放生产,”赫克托耳说,劳拉,主管和业务经理力量。“晶圆厂不想经过昂贵生产然后尽量减少测试成本从7%降至2%。一旦他们在生产中,他们想已经在2%的总生产成本。这是一个巨大的挑战,因为与此同时,他们试图增加可靠性。对研发团队,有更大的压力和飞行员线走一会儿。”

其他报告类似的转变。“在研发或收益率坡道阶段,早期采用多层抽样提供了早期学习,以便减少新的和反复出现的缺陷机制,”安德鲁十字架说,过程控制解决方案总监心理契约。与采用增加”EUV接触模式和EUV多模式的引入方法BEOL层,高灵敏度检查与整片覆盖至关重要捕捉关键类型和大小的缺陷,同时提供所需的死和圆片级签名信息解决具有挑战性的过程问题。”

这是一个简单的挑战在多个层面上。advanced-node设计、电介质和金属变得更薄、以及新材料如钌和钴片上或铑的包,可以影响检验方法。缩小尺寸和新应用也很难确定一个畸变引起的变化过程将成为一个真正的缺陷(即。,导致设备故障)或它是否仍然潜伏在其预期寿命。这是特别令人担忧的逻辑芯片在汽车应用程序中,可以使用相同的设计在不同的环境条件下。

在检验方面,反射率变化很大的物质和各种高度的不同组件。说:“排列的数量是令人难以置信的Subodh Kulkarni的首席执行官CyberOptics。”,这不仅仅是数量的层。这也是被动组件。插入器创建另一个味道。每个人都是混合和匹配,每个公司似乎是做自己的事情。他们甚至有他们自己的术语。”

结果是更多的步骤,但并不总是在同一订单或在同一时间。“如果你甚至回到三年前,插入器的碰撞公司或公司并没有真正考虑检验,”Kulkarni说。“他们看哪些方面可能出现问题。现在,他们说没有什么可以出错,他们开始看到的价值做更多的定期检查靠近流程步骤,然后最后验证。所以有更多的步骤,当然更多的变种正在开展哪些工作每一步。”

做更多的快
变得明显在先进的芯片和包不同群体的相互冲突的目标。有一个不断努力降低成本,简化设计,提高可靠性。同时,更多定制被添加到设计中,使他们越来越复杂,使其难以抓住每一个可能的缺陷。

这是明显的在5 g芯片方面,在测试变得更加困难。“测试已经非常复杂和异构集成绝对不是使它更容易,”阿德里安Kwan说,高级业务发展经理效果显著。“做复杂的扫描的时间越来越多,这是给整个行业带来挑战。面临的挑战是通过减少测试时间,仍然保持低成本提供足够的测试覆盖率。这是在工作,但是今天测试时间仍然是3 x比以前更长。所以我们正在改善过程,它是如何被测试,我们正在探索创造性的方式去做。”

公司工作时定位增值测试步骤在理想的位置,尽可能地提高并行化的努力。“你需要更高密度的仪器,或更广泛的仪器,所以你可以继续与相同级别的并行测试,相同数量的设备,为了继续推动经济,”丹尼斯说Keough高级产品经理在Teradyne汽车测试。

另一方面,因为有加速的集体价值关注的可靠性和组件在异构集成、新机会开放设备,坐在一旁多年,因为它太缓慢。这是特别明显的技术像x光检查,例如,已在生产中使用相对较少。这种类型的设备的主要推动力先进的包装和3 d-ics,因为没有其他办法窥视包/模块一旦密封。

“工程师想知道每一层的复合硅/锗硅nanosheet栈,”保罗·瑞安说,副总裁和总经理力量的x射线。“当我们沿着3海里,光谱仪充满一种利基应用光学真正斗争。它还可以帮助很多这些计量可以在更大的领域。我们不坚持一个50µm盒子,这一直是一个问题。如果应用程序需要一个纯粹的厚度测量的一层或几层,光学会。但是是x射线可以添加额外的信息,如相变内存栈内应变状态。有很多应变工程,继续当X射线是广泛使用监测应变状态(场效应晶体管的源/漏地区)。与分级层,你可以真正深入到平面或平面外压力吗?它是轻松的吗?它是完全紧张吗?’ There’s a huge amount of information.”

图1所示。x射线荧光标记缺陷的肿块,同时跟踪银焊料在障碍的浓度。来源:力量

近20年来,半导体进步的最大障碍光刻技术。生产EUV扫描仪比预期晚抵达几个节点,但一线希望是它迫使整个行业熟悉多模式。随着EUV工具的引入,high-NA EUV和多模式,光刻技术不再是瓶颈和扩展仍在继续。以类似方式,EUV光掩模,使用逆光刻技术允许曲线形状,大大增加密度和打印在什么死的准确性。

现在光刻技术挑战是解决——或者至少要解决行业也必须重点关注一系列集成挑战增加,特别是确保芯片的可靠性,充分利用Z轴。一些最先进的芯片像微型城市,支柱,通过不同高度的3 d晶体管、被动者,和各种大小不一的记忆和加速器,一起密集。

更好的数据,更好的整合的数据
这些问题的解决方案在于建设基础设施来更好地利用收集到的数据。每个进程创建数据的每一个插入点。计量图片一样,这可以很快气球为tb的数据。虽然可以削减一些,比如使用机器学习我什么是最重要的,放弃休息,真正的价值在于整合数据并利用它来提高产量和可靠性。

“如果我了解wafer-level测试或设计特征信息,我可能会想要使用这个领域来理解趋势,”Steve接线盒说市场营销和业务发展高级总监Synopsys对此。”,同样的,如果我得到故障信息,如退化信号路径,增加了延迟一段时间后,我希望能够与我原来的晶片数据的关联,甚至开车回设计。那里绝对是一个提要数据向前和向后的愿望。今天,如果你是一个完全集成的公司,你设计你自己的芯片。对于其他公司,我们要找出如何共享一些数据。”

一件事可以帮助在这方面是数据分层。“当人们谈论数据湖,数据是或不是,”迈克·麦金太尔说,软件产品管理主管上的创新。“但是当你来到这个系统与一个有组织的数据存储库,我们可以彼此层数据之上的。换句话说,抓住特定的缺陷类型在特定缺陷位置模具有一定的寿命,一般来说。我们不要删除这些数据,但是我们存档。我们认为信息层上有多少缺陷,死亡,或者在晶片,更长一段时间。然后进一步传播,从死到晶片很多,也许技术,数据分层。今天,如果你看看半导体供应链,制造业仍在120 - 160天。当你然后加入董事会大会和董事会测试,然后把它在一个服务器上,你说也许12至18个月前从一开始就一个芯片的过程是卖到这个领域。”

的一大优势,组织数据到一个存储库是档案信息可以检索到年后,这是特别重要的,参与一个项目公司收购或失败。但数据也会随着时间而改变,所以用于组织的工具。“把数据从一个Oracle 5数据库,并将它放入一个Oracle 19数据库不是一项容易的任务,“麦金太尔指出。

DFT / DFY /过程
所有的这些变化和挑战进一步向前流动,产生影响。几十年来,晶圆厂可以解决许多基本问题,如违反布局或权力问题通过应用构建良好的设计规则,这依赖于以前的历史和很多guard-banding。设计规则继续增长的复杂性在每个新节点,但不再是足够的可用保证金在制造业方面解决生产中存在的问题,因为在最先进的节点guard-banding降低性能和增加了力量。

因此,晶圆厂通过流中的左边的问题,GDS II代码之前就发送到工厂。因此,EDA工具需要更紧密集成到流程使其工作。但设计测试收益率,和越来越多的数据一致性,随着制造业正面临同样的约束和挑战,因为这些方法基本上已经成为工厂的扩展过程。他们是所谓的重要元素硅生命周期管理(包括从最初的架构从制造业和细微差别和编排的领域——这需要理解不同的流程步骤甚至芯片之前建造的。

它还需要寻找新的设计团队在过去问题没有解决。“我们扩大我们的软件功能广泛,包括先进的桥梁附近的缺点——那种事情可能出现在制造业也许还没有被发现在过去,”Lee哈里森说汽车IC测试解决方案经理西门子EDA。“有广泛的能力在生产测试方面,但是,只有确保这些设备出去门尽可能没有缺陷。然后他们进入任何设备内置,我们接管系统测试和嵌入式分析。在系统测试中,我们有能力重新运行一种有限的生产测试的范围。质量不是很纯粹的生产测试,但它很好。所以你有很好的覆盖的制造缺陷,而芯片在系统领域,和我们有嵌入式分析技术,可以看看从糟糕的软件网络安全攻击,和其他奇怪的装置。”

前方的道路
不过,跟上所有的变化对制造业只是芯片或挑战的一部分。现在Advanced-node芯片被用于对安全性要求苛刻的应用,如汽车和无人机。在数据中心等应用程序,与其他芯片,芯片被打包经常使用的节点。在所有情况下,越来越多的高可靠性需求,预测潜在的失败与芯片的一生,不管最终的应用程序。

需要反思的每个流程步骤在工厂和组装的房子。“测试工程师,在大多数情况下,用来看看停留在测试,这是一个非常本地化的问题,”马克Hutner说,产品营销高级总监proteanTecs。“我们现在去的地方你可以得到警报和见解。发生了越来越多的集成,您可以开始看到各种各样的新关系。当我们收集数据从内部的死,和泡沫模具水平,你可以看看这个在多个水平,以及从一个先进的包装的角度来看。因此而不是仅仅停留在的通过/失败在一个链接,你能理解健康的一个链接。如果你有一个小肿块或草皮在你的路径,你可以看到的影响是什么。如果有一些你以前没有看到你发送芯片出了门过去,你现在能确定你要担心。”

或者把这一切简单得多,当你以每小时70英里的速度开车,在路上有一个对象或人,你希望你的车辆和可以预见作出适当反应。这意味着芯片的车辆必须在设定的参数函数制造商,无论多么复杂的设计,或测试或检验,不管多么困难多少车辆成本。

——劳拉·彼得斯对此报道亦有贡献。

有关的故事

未知因素推高汽车集成电路可靠性的成本

使用生产数据来提高可靠性

汽车芯片制造商挖到10磅

HBM, Nanosheet场效应晶体管驱动x射线工厂使用