更多光刻/掩模挑战(下)

半导体工程坐下来讨论光刻和掩模技术与Gregory McIntyre，高级图形部门的主管Imec；哈里·莱文森，高级研究员和高级技术研究主任GlobalFoundries；Regina Freed是应用材料；日本印刷株式会社(DNP)研究员林直也;的首席执行官d2．以下是那次谈话的节选。要查看本讨论的第一部分，请单击在这里．

SE:除了目前的极紫外(EUV)光刻技术，业界还在开发下一代极紫外光刻技术。这被称为高数值孔径EUV或高NA EUV。为什么我们需要高NA EUV?

麦金太尔:与浸入式相比，我们想要进入EUV的原因几乎是相同的。今天的浸入式，你说的是三次、四次或五次曝光，甚至更多。这会变得非常昂贵和复杂。需要进行大量的处理。至于EUV，你回到单次曝光的解决方案。这大大简化了流程，减少了周期时间和总成本。在某些时候，在下一个节点或两个或三个节点中，我们将开始使用多模式。我们需要使用带有多图案的EUV。在同一点上，你得到了完全相同的论证。然后，高NA开始变得有吸引力。 Going to a tool that has a higher resolution ends up allowing you to reduce the mask count and reduce the process complexity.

图1:今天的EUV光学(NA 0.33)与高NA EUV光学(NA 0.55)来源:ASML

SE:高NA EUV的挑战是什么?

麦金太尔:你仍然需要担心随机效应。你的特征尺寸变小了，所以在一个恒定的剂量值下，影响实际上增大了。对于高NA的工具，你说的是使用500瓦或1千瓦的电源。你需要你的力量才能上去。获得一个高NA的工具，你可以意识到有很多挑战。其中之一，当然是获得高功率电源。

哈亚希:我关心的是面具方面。高NA采用了变形技术。总有一天，我们需要寻找一种新的吸收材料，用于高NA的掩模。为了减少遮罩的3D效果，我们需要一个更薄的有效吸收剂。那将是一种完全不同的材料。这为掩模制造带来了新的挑战，如沉积、蚀刻、修复和清洁。这是我们关注的问题之一。

麦金太尔也许要继续研究替代性吸收剂，其中一个巨大的挑战是，人们正在研究的大多数材料都非常适合成像。它们更薄，吸收力更强，但很难定型。所以你需要弄清楚如何蚀刻这些。通常情况下，它们不适用干式蚀刻工艺。它们很难用电子束式修复工具进行修复。所以要知道如何做到这一点是很困难的。一旦你这样做了，那么你可以把一个工具集带到掩模公司来实现这些过程，这是另一个巨大的挑战。但如果你能做到，你在成像方面得到的好处是相当显著的。

SE: EUV有双重图案吗?

麦金太尔:最终，你可能不得不做EUV双重图案。由于随机挑战，你不能让空间更小。然后，去一个更大的特征，但使用两个掩模，去一个更低的剂量值是更划算的。也许这最终是一个更划算的解决方案。

SE:一些芯片制造商最初将在7纳米处插入目前的EUV光刻技术。还有一些人将使用今天的193nm浸泡工艺，并在7nm处使用多种图案。将浸入式/多模式工艺扩展到7nm工艺有哪些挑战?

莱文森:在多重图案的世界里，复杂性基本上呈几何级数增长。所以如果你有双重模式，你就会有两倍的复杂性。当你使用三重模式时，它更像是四到八倍的问题。问题只会越来越严重。一些人担心削减开支。这变得非常具有挑战性，非常困难。从理论上讲，使用多重模式(比如三重模式和四重模式)所要做的就是使用双重模式。你只要多做几次。但它的复杂性呈几何级数增长，这使得它变得如此不平凡。这就是为什么我们需要EUV。

哈亚希:在扩展多重图形时，最主要的问题是覆盖精度。然后，在蒙版方程中，客户对某些层的蒙版集的要求是非常关键的。这几乎是在目前的面具作者的能力的极限。我希望多波束掩模编写器能提高图像放置精度。这些系统的噪音更少，所以图像的位置会更好。

》:多波束报告良好的图像放置精度，所以这肯定有助于多种模式。然而，业界的共识似乎是，使用更多种模式的解决方案的可行性存在经济限制。因此，EUV必然是答案。业内人士表示，EUV将在7纳米工艺上开始生产，至少在有限的用途上是这样。但人们似乎越来越普遍地认为，拍摄噪声很快就会成为EUV的一个问题。EUV可能很快也会看到多重模式。

麦金太尔:从音高缩放和模式角度来看，后端和中端往往是最具侵略性的。这似乎变得更具挑战性了。我们可以设计前端尺寸。但是，减小栅极长度和减小翅片会在器件中产生许多电气问题。你所看到的是前端开始变慢。因此，为了弥补这一点，人们试图扩大后端规模，甚至进一步降低音高。这给模式设计带来了很多挑战。这给金属化带来了挑战。当你接触到这些非常小的金属线时，你现在必须向下，连接并形成接触。即使在EUV中，我们也必须使用自对准方案来控制EPE。

SE:让我们转向其他模式方法，如自对齐过程。这些方法支持自对齐双/四重模式(SADP/SAQP)等技术。使用这种方法，芯片制造商已经能够将他们的设备扩展到下一个节点。现在，随着新材料的出现，该行业正在为下一波工艺和结构发展这些自对齐方法。接下来是什么?

释放有很多不同的口味。它与模式技术无关。在某些时候，错误变得如此之大，你在挣扎。因此，我们正在努力帮助该行业克服这些挑战。Imec正在寻找所谓的扩展助推器，比如完全自对齐类型的技术。IBM已经就其中一些进行了介绍。其他人就这些问题做了报告。这些概念都非常相似。要做到这一点，您可以使用材料和材料选择性来对齐特征。因此，你可以通过将它们嵌入或使用CMP填充间隙和选择性去除来构建一系列材料。 And then you use that as a guiding structure. Or maybe you build them from the bottoms up with some selective processes.

SE:这怎么解决问题呢?

释放:我们正在处理周期时间。我们正在处理多重模式。事实上，如何协调所有这些过程是有挑战的。通过制作与这些过程一致的材料系统，我们解决了这个问题，然后简化了图案。我们仍然要做很多模式化的步骤，但最后，我们有了一个产出的装置。自对准栅极触点就是一个很好的例子。通过着陆是另一个方法。所以人们正在寻找不同的方法来对齐过孔。为此，您已经看到了关于多色模式的演示，其中人们使用间隔器和间隙填充来将特征彼此分开。

SE:在纳米压印光刻技术中发生了什么?

哈亚希:纳米压印目前是存储设备的目标。希望是明年初。我们正在尝试减少纳米压印模板的特征尺寸。我们的人员已经发表了关于使用多光束掩模写入器将分辨率提高到14nm线和空间的论文。多波束使用低灵敏度电阻。我们可以得到很好的信噪比。此时，散射误差很小。

图2:纳米压印工艺与传统光刻工艺的对比。来源:佳能

SE:纳米压印的主要应用有哪些?

哈亚希:我们认为这项技术适用于目前的存储器，也适用于交叉点存储器等下一代存储器。纳米压印没有图案场限制。如果人们想一次性制造更大的芯片，他们可以做到。线边粗糙度很小。对于纳米压印，没有额外的误差源。这些都是好处。

》:它不依赖于光子的数量。

哈亚希:目前，它的目标是在近期的3D NAND。它们需要良好的均匀性、图案保真度和密集的孔阵列。

》:纳米压印仍然用于容错应用。

哈亚希:缺陷密度是纳米压印的主要问题。它接近NAND的要求，但离浸入式还很远。

莱文森:缺陷密度远远不是我们在逻辑上做的。所以我们将会看到我们在记忆领域的同事在研究纳米印记技术。如果有改善，我们可以看一看。但我们现在正忙着研究EUV。

SE:另一种未来的图案技术是选择性沉积。使用原子层沉积(ALD)工具，选择性沉积涉及在特定位置沉积材料和薄膜的过程。选择性沉积或其他选择性过程发生了什么?

释放选择性加工在这个工厂已经用了很长时间了。肾上腺素注射是选择性过程的一个完美例子。这里重要的是表面化学，如何使表面清洁和生长条件。此外，还有选择性去除。这不仅仅是原子层蚀刻。这是一个化学选择过程。去除过程正在取得很大进展。它们被用于硅锗、3D NAND和其他结构。在选择性沉积中，它会慢一些。但是，基于我们从扩大免疫计划和我们以前做过的其他选择性进程中学到的经验，我们看到了实现这一目标的一些途径。

图3:区域选择性沉积。资料来源:埃因霍温理工大学，原子极限

有关的故事
EUV的新问题领域
EUV迫在眉睫的问题和权衡
搜索EUV掩膜缺陷
新一代面具作家竞赛开始
挑战Mount为掩模
7nm未解决的Litho问题
调查:EUV前景乐观