新模式范式?

在每个工艺节点上，芯片扩展变得越来越困难，但业界不断寻找新的创新方法来解决每一个问题。因此，芯片制造商继续在各个工艺节点上前进。但问题是还能维持多久?事实上，在16nm/14nm及以上的工艺上，芯片制造商发现了新的不同的挑战，这反过来可能会减缓IC的扩展速度，甚至有一天会突然停止。

为了防止这种情况发生，芯片制造商正在研究多种技术。但有一种特别的方法是在实验室选择性沉积中获得蒸汽。有些人称这种技术为ALD-enabled纳米图案。

至少在理论上，选择性沉积是芯片制造的一个范式转变，可以帮助扩展IC的缩放。但要使这项技术可行，研究人员仍有一些问题需要解决。即使到那时，预计也要到7nm或5nm才能出现。

几十年来，芯片制造商一直在使用沉积技术，即在表面沉积一层薄材料的工艺。相比之下，将新型化学技术与原子层沉积(ALD)或分子层沉积(MLD)工具相结合，选择性沉积涉及在特定位置沉积材料和薄膜的过程。选择性沉积可用于将金属沉积在金属上，将介质沉积在器件上的介质上。

这项技术可以取代一些，如果不是很多，今天的传统模式步骤。在一种可能的未来流程中，工具选择性地在表面沉积自组装的单层化学物质。这反过来在表面上形成一个微小的掩模或模板，在或接近完美对齐。

其他人正在研究一种称为直写ALD的不同方法。该技术使用电子束和多束工具，从地面开始绘制表面图案。

北卡罗来纳州立大学工程学院教授格雷戈里·帕森斯(Gregory Parsons)说:“制模需要光刻技术，而光刻技术在抗蚀剂、对抗蚀剂进行制模和蚀刻方面很复杂。”“从原则上讲，选择性沉积可以减少设备制造的一些步骤。”

所以,英特尔其他人也在认真研究这项技术。康奈尔大学化学与生物分子工程学院的教授詹姆斯·恩格斯特罗姆(James Engstrom)说:“这就是人们对图案感兴趣的原因。”“随着特征尺寸继续缩小，他们变得非常紧张。按照传统的定义，做光刻技术是相当棘手的。”

不过，问题是显而易见的。选择性沉积能从实验室转移到晶圆厂吗?如果选择性沉积可行，芯片制造商打算如何使用它呢?

摩尔定律的延续
与此同时，根据国际半导体技术路线图(ITRS)，逻辑应该在2025年的时间范围内扩展到1.8纳米节点。逻辑是否会延伸到那么远还有待商榷，但有些人正在研究。三星电子半导体研发中心执行副总裁E.S. Jung表示:“我的目标是接近1.5纳米三星在最近的一次活动上。“我们怎么才能做到呢?”我们需要工具、材料和开放式创新。”

为了达到近期的节点，芯片制造商正在采取传统的光刻路线。例如，他们计划将光刻技术扩展到至少7纳米。到那时，IC制造商希望极紫外线(EUV）光刻技术已经准备好了。

无论哪种情况，芯片制造商都需要某种形式的多模式．多模式需要在各种蒙版之间进行良好的覆盖。但随着行业的发展，覆盖错误可能会增加双模式甚至更远。英特尔高级研究员、高级光刻技术主管Yan Borodovsky表示:“由于覆盖误差的非标度特性，采用间距划分的边缘放置误差控制变得更加困难。”

博罗多夫斯基认为，多重模式并不构成威胁摩尔定律，而边缘放置错误(EPE)才是真正的问题。EPE是测量布局中预期和打印特征之间的差异。

蚀刻业务部门副总裁兼首席技术官Uday Mitra表示:“边缘放置错误和覆盖显然将具有挑战性。应用材料．“在音高分级比赛中，你可以做到32次。但是，让模式准确地出现在你想要的位置是最根本的挑战。在5nm时，它会变得非常非常大。”

在遥远的未来，各种下一代光刻(NGL)技术可能无法解决EPE问题。因此，该行业正在寻找像选择性沉积这样的新技术来解决一些问题。

在某种程度上，选择性沉积已经存在。例如,林的研究提供了一种化学沉积工具，用于在双大马士革结构中沉积钴盖层。Lam Research高级副总裁兼首席技术官戴夫·海姆克(Dave Hemker)说:“人们也在关注选择性介电沉积。“在这方面，有很多机会。我不知道是否有什么好的解决方案。但这就是我们进行研发的原因。”

什么是选择性沉积?
在实验室中，研究人员正在使用ALD和MLD开发选择性沉积工艺。ALD用于当今的芯片制造，在原子水平上逐层沉积材料。

在选择性沉积中，ALD用于选择性沉积无机化合物。MLD和ALD类似，但MLD处理的是有机材料。康奈尔大学的Engstrom说:“基本概念是，你有一个基板，表面有多种材料。”“也许它们在以前的某个步骤中以某种方式形成了模式。有些区域可能是金属。其他区域可能是电介质。也许另一个领域是半导体。所以我们的想法是，你想要添加材料，你只想在你想要沉积的地方沉积。”

然而，在未来，选择性沉积可能演变成一些研究人员所说的ALD-enabled纳米图案。根据埃因霍温理工大学的说法，在ald支持的纳米图案提升中有三种基本方法;区域激活的区域选择性ALD;以及通过区域失活的区域选择性ALD。

在抬升方法中，除所需结构区域外，在表面施加抗蚀剂。然后，使用ALD在整个表面沉积一层薄膜。薄膜和抗蚀剂被溶解，从而形成最终的结构。

埃因霍温科技大学正在研究另一种方法——直写ALD。这是基于区域激活技术的区域选择性ALD。这是利用电子束诱导沉积(EBID)或离子束诱导沉积(IBID)。埃因霍温理工大学教授Erwin Kessels说:“我们将电子束模式的优势与ALD的优势结合起来。”“电子束的模式可以在扫描电镜系统中进行，但也可以在多电子束系统中完成。”

例如，Mapper Lithography的多束电子束工具可以用于直写ALD, Kessels说。总而言之，直写ALD是一种自底向上的制版工艺，不需要光刻胶或蚀刻步骤。

Kessels说:“在这种方法中，我们首先使用电子束诱导沉积在厚度小于1nm的超薄种子层上对表面进行图案处理。”“随后，我们通过选择性区域ALD增加该图案的厚度。ALD的增长只发生在模式中。”

在实验室中，该技术已经实现了几种结构的开发，包括大约10nm的铂(Pt)纳米线。“这种方法对于金属纳米触点的选择性沉积最有前途。例如，它可以用于碳纳米管晶体管或石墨烯器件的触点。”

“将这种方法从实验室带到工厂还有很长的路要走。该方法的重复性和可靠性仍有待解决。目前还不清楚这项技术是否有足够的产量，是否经济，”他说。“另一个巨大的挑战是将该技术扩展到其他材料。该技术适用于Pt纳米接触，我们在其他铂族金属，如Pd(钯)和Ru(钌)，也有很好的结果。挑战将是通过直写ALD沉积材料，如氧化物和氮化物。这将需要巧妙的化学方法，包括新的ALD工艺以及ALD前体的筛选和开发。”

与此同时，一段时间以来，研究人员一直在研究第三种方法——区域失活的区域选择性ALD。该技术利用了基于长有机分子的自组装单层(SAM)化学。

在基本流程中，基于sam的化学物质被应用于表面，在表面上形成掩膜。然后，将一种使用ALD的材料应用于表面。白脑白质的生长出现在没有被口罩覆盖的地方。北卡罗莱纳州立大学的帕森斯说:“你想用表面的化学物质来比对，而不是用物理面具来比对。”“原则上，我们得到了完美的对齐或接近完美的对齐。”

尽管如此，一般来说，选择性沉积仍然存在挑战。“主要的挑战基本上是理解和控制薄膜成核，”帕森斯说。“我们需要了解导致沉积的第一反应是什么。以及我们如何加强或避免这一步骤。”

现在说选择性沉积是否有效还为时过早。它将需要更多的资金和支持来将技术从实验室带到晶圆厂。但该行业是否愿意冒险为这项技术提供资金?研发资金是否足够?

今天，该行业继续向EUV投入资金。在较小程度上，它还投资于DSA，多束和纳米压印。此外，该行业需要更多的资金用于下一代检测和计量。这还只是冰山一角。

日本光刻公司首席执行官藤村昭(Aki Fujimura)在谈到光刻技术的未来时表示d2他说:“不同类型的应用程序可能需要不同的东西。所以在7nm和5nm，不同的人会有不同的策略。这对这个行业来说不一定是好事，因为投资被分割了。”

这也使该行业面临10nm三倍和四倍制程的巨大挑战，这将比16nm/14nm的双倍制程更难掌握，因为目前的工具无法解释所有不同的颜色和可能的未知因素。

高级物理验证方法项目经理David Abercrombie表示:“在10nm及以下工艺中，挑战在于工具、工艺和复杂性导师图形．“随着我们的发展，我们也看到了更多代工厂之间的差异。在20纳米和16/14纳米的情况下，基本层数相同，而且是简单的双重图案。在10nm工艺中，他们处理多图案的方式更加多样化。这里仍然存在双重模式，但根据不同的层和代工厂，这可能是完全不同的体验。”

在宏观层面上，变化的是工具、流程和设计流变得更加相互依赖，因此其中任何一个的变化都会影响其他两个。考虑到新的工艺、工具和流程都在不断变化，在10nm及更远的工艺上，可能需要比平时更长的时间来梳理。”