NAND市场遭遇减速带

由于系统中数据的冲击，NAND闪存的需求仍然强劲，但整体NAND闪存市场正处于产品短缺、供应链问题和艰难的技术转型的挑战时期。

英特尔、美光(Micron)、三星(Samsung)、SK海力士(SK Hynix)和东芝/西部数据(Toshiba/Western Digital)两家公司继续在市场上推出传统的平面NAND芯片，但这种技术在目前的1xnm节点体系下已经达到了物理极限。因此，一段时间以来，这些供应商一直在开发和加强名为3D NAND的下一代技术，该技术用于智能手机和固态存储驱动器(ssd)等存储应用程序。

3 d与非有望在年底前成为主流。这比预期的要长两到三年。事实证明，3D NAND芯片比之前想象的更难制造。与平面NAND不同，平面NAND是2D结构，3D NAND类似于垂直的摩天大楼，其中水平层堆叠，然后使用微小的垂直通道连接。

图1:2D NAND架构。资料来源:西部数据。

图2:3D NAND架构。来源:西部数据

图3:三星V-NAND。来源:三星

不过,与非闪光供应商继续将很大比例的晶圆厂产能从平面转换为3D NAND。但这种迁移需要更长的时间，一些供应商无法足够快地推出3D NAND。一些公司正在努力推出3D NAND芯片。

在此期间，平面和3D NAND的需求都超过了供应，导致了从2016年7月开始并一直延续到现在的零件短缺。事实上，根据Objective Analysis的数据，供应商计划2017年整个NAND市场的比特数增长40%，但目前的需求情况要求今年比特数增长约45%。

“短缺变得更严重了，”客观分析(Objective Analysis)分析师吉姆·汉迪(Jim Handy)说。“每个人都在计划大约40%的比特增长率。他们计划通过建立新的产能和转换到3D NAND来实现这一目标。3D NAND转换并不像预期的那么顺利。正因为如此，钻头产量的增长无法跟上需求的增长。”

NAND闪存的价格一直相对平稳，但供应问题远未结束。汉迪说:“我们预计在2018年年中之前会出现短缺。”“我们正在考虑的是，要解决最后一个问题需要多长时间，才能使3D NAND成为具有成本效益的部件。在这种情况发生之前，我们预计短缺将变得更加严重，因为需求将继续增长，而生产将不再增长。”

此外，NAND市场目前还存在其他问题。以下是主要的原因:

• 供应商正在运送他们的上一代3D NAND部件，其中包括32层和48层设备。但目前过渡到下一个迭代——64层或72层3D NAND设备——相对困难。
• 在研发方面，供应商目前正在研究下一代产品- 96层和128层3D NAND。这些设备的复杂性可能会迫使供应商做出一些艰难的决定，选择两条路中的一条。一个是3D NAND的规模化，这很有挑战性。另一种是增加成本的堆叠技术。无论哪种方式，3D NAND节点的节奏都可以从一到两年延长。
• 全球第二大NAND闪存厂商东芝(Toshiba)正考虑在财务困境中出售其存储业务。东芝的困境还没有引起供应链的紧张。
• 中国正在花费数十亿美元在集成电路市场获得更大的立足点，包括开发3D NAND。不过，预计中国在一段时间内不会成为一个因素。

为什么是3D NAND?
市场并非一片悲观，因为2017年预计将是3D NAND的大年。“到今年年底，3D NAND的比特出货量预计将超过2D NAND，”中国半导体公司硅系统集团内存和材料董事总经理Er-Xuan Ping表示应用材料．

据应用材料公司(Applied Materials)称，一年前，全球3D NAND芯片装机容量为每月35万至40万晶圆开工。据该公司称，到今年年底，这一数字预计将在50万至70万wspm之间。

此外，从平面到3D NAND的转换导致资本支出激增。根据Pacific Crest Securities的数据，总体而言，整个闪存领域的资本支出预计在2017年将达到236亿美元，比2016年增长24%。据该公司称，半导体资本支出总额预计将达到766亿美元，比2016年增长18%。

三星电子全球产品集团首席技术官杨攀表示:“我们继续看到3D NAND的强劲势头。林的研究．“这是半晶圆厂设备的最大驱动力。”

与此同时，多年来，平面NAND在数据存储应用(如闪存驱动器、智能手机和ssd)中的应用经历了巨大的增长。但供应商从平面NAND转向3D NAND的原因有几个。

多年来，供应商已经将NAND电池的尺寸从120nm扩展到今天的1xnm节点，使容量增加了100倍。不过，在1xnm技术上，问题开始突然出现。Objective Analysis的Handy表示:“浮栅与控制栅的电容耦合出现了不受欢迎的减少。

基本上，平面NAND已经失去动力了。此外，3D NAND的整体晶圆成本更低。在平面上，300mm晶圆的成本为1200美元。根据客观分析公司的数据，每片晶圆的容量为5.6 tb，换算成每gb的成本为0.21美元。在3D NAND中，晶圆成本为2000美元。但据该公司称，每片晶圆的容量为17.2 tb，换算成每gb的成本为0.12美元。

除此之外，3D NAND在系统方面也具有一定的优势。“对数据的需求正在增加，”应用材料公司的Ping说。“3D NAND在速度和可靠性方面远远优于2D NAND。”

数据中心是一个很大的驱动因素，基于3D NAND的ssd正在取代传统的硬盘驱动器(hdd)。一般来说，ssd硬盘的价格高于hdd硬盘，但ssd硬盘功耗低，占用空间小。Forward Insights表示:“NAND闪存从2D技术向3D技术的转变，使得企业SSD的容量已经超过了企业hdd。”“QLC(每单元4比特)技术的引入有望进一步提高SSD容量。”

然而，3D NAND正面临一些新的竞争。一种类似于reram的技术，被称为3D XPoint，据称比NAND更快。

不过，3D NAND有望成为一个巨大的市场。向3D NAND的转变始于2013年，当时三星发布了全球首款3D NAND设备。如今，供应商正在推出32层和48层设备，64层和72层芯片的数量才刚刚开始增加。96层和128层正在研发中。

三星电子闪存产品和技术团队执行副总裁Kye Hyun Kyung表示:“我们将不断推动业界领先的几代V-NAND产品的极限，使行业更接近太比特V-NAND时代的到来。三星电子．“我们将继续开发与全球IT产业同步的下一代V-NAND产品，以便及时推出新系统和服务，为消费者带来更高的满意度。”

图4:3D NAND闪存路线图。来源:Imec

在平面NAND中，存储单元通过水平串连接。而在3D NAND中，线是折叠起来垂直立起来的。实际上，这些电池以垂直方式堆叠。基于多晶硅，字符串或条带用于结构中的字行。位行垂直于字行。

垂直堆栈有几个级别或层。位密度随着层数的增加而增加，但这也给晶圆厂带来了更多的复杂性。Forward Insights分析师Greg Wong表示:“总体而言，由于资本支出强度增加和收益率增长放缓，向64 /72层的转变具有挑战性。”“产量正在提高。他们能做得更好吗?是的，但我不认为这是一场精彩的表演。”

随着行业超越64 /72层设备，挑战不断升级。比特密度并不一定在同一曲线上缩放。“增加层数变得越来越具有挑战性，但至少还有四到五代的3D NAND，”Wong说。“从2D NAND到3D NAND，每片晶圆的比特数也会有巨大的飞跃，但从一代3D NAND到下一代，每片晶圆的比特数会有所下降。如果你只是依赖3D-to-3D NAND转换，这可能不足以满足需求。因此，2018年以后可能需要增加一些产能。”

如何制作3D NAND
与此同时，在晶圆厂，3D NAND代表了与平面NAND的背离。在2D NAND中，制造过程依赖于使用光刻技术缩放存储单元的尺寸。

光刻技术仍被用于3D NAND技术，但它并不是最关键的一步。因此，对于3D NAND，挑战从光刻转移到沉积和蚀刻。

图5:3D NAND的关键工艺步骤。来源:Lam Research

3D NAND流从衬底开始。然后，供应商经历了流量交替堆叠沉积的第一个挑战。使用化学气相沉积(CVD)，交替堆叠沉积涉及到在衬底上逐层沉积和堆叠薄膜的过程。

这个过程很像做蛋糕。首先，在基材上沉积一层材料，然后在上面再沉积一层。这个过程重复几次，直到给定的设备具有所需的层数。

每个供应商使用一组不同的材料来创建层的堆栈。例如，三星在衬底上交替沉积氮化硅和二氧化硅层。

理论上，供应商可以堆叠无限层数。但随着越来越多的层加入，挑战是将层堆叠成精确的厚度和良好的均匀性。它还必须在高吞吐量下完成。

最大的挑战是压力和缺陷控制。“在整个3D NAND制造过程中，在薄膜沉积过程中引起的应力需要仔细控制，”Lam的Pan说。“随着层数的增加，这一点尤为重要。”

图6:膜层沉积挑战。资料来源:Lam Research。

高纵横比蚀刻
在交替堆叠沉积步骤之后，碳基硬掩膜应用于薄膜堆叠上，并在顶部绘制孔。然后，这里是最难的部分流量高纵横比(HAR)蚀刻。

对于3D NAND，蚀刻工具必须从器件堆栈的顶部钻出微小的圆形孔或通道，直到底层基板。32层和48层设备的纵横比约为40:1,64层移动到60:1。

为了说明这一步的复杂性，三星的3D NAND设备在同一个芯片上有250万个微小通道。每个通道必须平行且均匀。每个通道都有三微米或更多的深度。

在这个过程中，工具使用离子蚀刻孔。但随着蚀刻过程深入通道，离子的数量可能会减少。这反过来又减缓了蚀刻速率。更糟糕的是，可能会出现不必要的乳糜泻变化。

“高纵横比通道孔洞的形成仍然是最关键和最具挑战性的模块，”Lam的潘说。“在HAR蚀刻过程中，在形状、选择性和CD之间进行基本的权衡需要持续的技术和产品创新。”

图7:通道蚀刻挑战。资料来源:Lam Research。

今天，HAR蚀刻和其他工具能够开发64层3D NAND器件。对于下一个迭代——96层和128层设备，以及更高级的设备，这可能是一个不同的故事。

“96层可能是一个转折点，”应用材料公司的平说。“目前的电介质蚀刻机可能在96层时面临挑战。挑战来自硬面具。”

在96层和128层，HAR蚀刻机必须在更深的结构中蚀刻微小的孔，大约6微米深。今天的蚀刻器可以以60:1的比例执行这个复杂的HAR蚀刻任务，前提是当前的硬掩码没有不必要的交互作用。

这个问题?平说:“现在的困难是硬面具。”“硬掩模与电介质腐蚀器相互作用。如果你在上面有一个硬面具，你会失去一些来自蚀刻机的能量和动力。”

简单地说，今天的HAR蚀刻工具和硬掩模材料可能会在96或128层时耗尽蒸汽。在这一点上，该行业面临着一些艰难的选择。供应商可以选择两种方式之一来扩展3D nand，单串或串堆叠。

单个字符串与字符串堆叠
今天，许多供应商都在遵循单字符串方法，即将所有层堆叠在单个字符串上，否则就会死亡。

相比之下，串堆叠涉及到将单个3D NAND器件相互堆叠的过程，这些器件由绝缘层隔开。例如，如果将两个64层的3D NAND器件堆叠在一起，得到的芯片将代表一个128层的产品。

“有些人会选择突破极限(使用单弦方法)。其他人将选择字符串堆叠。随着设备和材料的变化，没有单一的配方。”

然而，超过128层，单串方法可能会碰壁。到那时，油气行业可能需要使用管柱堆叠或开发一种新技术。他说:“3D NAND的发展不会停止。”“还有好几代人。我肯定还能看到五个。”

单串和串叠都有各自的优缺点。通过串堆叠，3D NAND供应商可以降低风险。例如，一个供应商开发了一个成熟的64层流程。然后，供应商可以使用相同的流程和设备来开发和堆叠两个独立的64层设备。

但这也增加了成本。在这个例子中，一家供应商将生产一台设备的步骤增加了一倍。供应商能否将这些成本转嫁给客户也值得怀疑，这意味着供应商的利润率可能会受到冲击。

所以其他人可能会在64层、96层和128层继续使用单字符串方法。字符串堆叠是这种方法失败时的备用计划。

基于单个字符串的3D NAND可以实现更便宜的部件，因为该过程只涉及一次工序。但这也给fab流程带来了更多挑战。例如，据应用材料公司(Applied Materials)称，96层的设备预计将比64层的设备高1.2到1.3倍。为了获得所需的高度，供应商可以在交替沉积步骤中减少每层的厚度。

但是降低薄膜厚度也会增加结构中的电阻，特别是对于128层的器件。“一种方法是减少薄膜，”平说。“但这可能非常困难。从器件的角度来看，降低副厚度是很困难的。”

然后，堆栈必须经历一个HAR蚀刻步骤来创建通道。但如上所述，该行业在96层和/或128层面临障碍。现在的硬面具很难进行HAR蚀刻。因此，该行业将需要一个96层及以上的下一代硬口罩。即使有了新的硬掩模，行业也可能需要一种新的HAR蚀刻器，能够达到80:1，这代表了物理极限。

另一个问题是渠道流动性。在3D NAND中，目标是让电流通过基于多晶硅的垂直通道。但多晶硅迁移率较低，且随着通道高度的增加，多晶硅的劣化程度增大。

因此，该行业正在探索未来的通道材料。“我们正在为该频道寻找III-V级材料。如果路线图继续，我们可能会考虑这些材料(100层及以上)，”阿尔诺·弗内蒙特(Arnaud Furnemont)说IMEC．

闸门和金属填料
在HAR蚀刻过程之后，下一步是栅极的形成。三星(Samsung)、SK海力士(SK Hynix)和西部数据(Western Digital) /东芝(Toshiba)两家公司都在使用电荷阱闪存技术。这项技术使用了一层不导电的氮化硅。这一层包裹在电池的控制门上，从而捕获电荷以保持电池的完整性。相比之下，英特尔/美光二人组没有使用电荷陷阱。相反，他们将浮栅结构扩展到3D NAND。

一旦栅极被开发，该设备需要导电钨字线填充使用金属沉积步骤。“随着层数的增加，更窄、更高宽高比和更复杂结构的文字线填充是另一个重大挑战，”Lam的潘说。“原子层沉积以及其他工艺优化是下一代设备所必需的。”

对于这一步，行业正在迁移化学汽相淀积来“肾上腺脑白质退化症”．对于基于cvd的钨填料，应力随着堆垛的增加而增加。此外，钨中的氟含量引起电阻。同时ALD基本降低了过程中的应力和氟含量。

总而言之，3D NAND面临着几个挑战，尽管业界仍在继续研究解决方案。潘建伟说:“3D NAND的缩放有不同的方法，无论是更多的层、每个单元更多的比特、优化阵列效率，还是优化外围设备。”“这将是一个多年的路线图。”

有关的故事
NAND的下一步是什么?
如何制作3D NAND