如何制作3D NAND

2013年，三星通过推出全球首款3D NAND设备，实现了IC行业的一个重要里程碑。现在，在经历了一些延迟和不确定性之后，英特尔、美光、SK海力士和SanDisk/东芝两家公司终于开始加大或试用3D NAND。

3D NAND是人们期待已久的当今平面或2D NAND的继任者，用于存储卡、固态存储驱动器(ssd)、USB闪存驱动器和其他产品。

今天的平面NAND仍然有巨大的需求，但这项技术基本上已经达到了物理缩放极限。如今，NAND闪存厂商正在推出中1xnm节点的平面部件，这代表了该技术扩展之路的终结。

因此，为了扩展NAND, oem需要3D NAND。3D NAND已经上市，但该技术预计要到2017年才能成为主流，这比预期的时间要长一到两年。

3D NAND的制造比之前想象的要困难得多。与平面结构的2D NAND不同，3D NAND类似于垂直的摩天大楼。3D NAND设备由多层或多层组成，这些层被堆叠起来，然后使用微小的垂直通道连接起来。

当今最先进的3D NAND器件是32层和48层器件。将3D NAND扩展到64层及以上存在一些重大挑战。事实上，今天的3D NAND预计将达到或接近128层的上限。

“这是限制，”Er-Xuan Ping说，在矽系统集团存储器和材料董事总经理应用材料．“在一定程度上，单管柱受到蚀刻或其他工艺步骤的限制。”

因此，为了将3D NAND技术扩展到128层以上，业界正在悄悄开发一种称为串堆叠的技术。仍在研发阶段，串堆叠涉及将单个3D NAND器件堆叠在彼此之上的过程。例如，如果将三个64层的3D NAND器件堆叠在一起，所得到的芯片将代表一个192层的产品。诀窍是用某种类型的互连方案将单个64层设备连接起来。

字符串堆叠已经在工作中。例如，根据多个消息来源，美光科技(Micron Technology)最近展示了一款64层3D NAND器件，将两个32层芯片串在一起。

然而，这并不是一项简单的技术。根据专家的说法，即使是串堆叠，3D NAND也将达到或大约300层。

总而言之，3D NAND预计至少到2020年，甚至更久。阿里巴巴全球产品集团首席技术官杨攀表示:“这是一个10多年的路线图，而我们才刚刚开始。林的研究．

在任何情况下，原始设备制造商都需要处理3D NAND制造问题，以便对他们的设计时间表有更现实的期望。为了帮助原始设备制造商，半导体工程研究了3D NAND的一些更具挑战性的工艺步骤。这包括交替步长沉积，高纵横比蚀刻，金属沉积和串堆叠。

为什么是3D NAND?
在今天的系统中，内存层次结构相当简单。SRAM集成到处理器中用于缓存。DRAM被用作主存。磁盘驱动器和基于nand的ssd硬盘用于存储。

NAND是一种非易失性存储技术，基于传统的浮栅晶体管结构。由于193nm浸没式光刻技术和多种模式，供应商已经将平面NAND扩展到1xnm节点体系。

但是在1xnm技术上，出现了一些问题。“事实上，浮动门与控制门的电容耦合出现了不受欢迎的减少，”Objective Analysis分析师吉姆•汉迪表示。

因此，今天的平面NAND将很快停止缩放，促使对3D NAND的需求。基本上，3D NAND就像一个垂直的摩天大楼或蛋糕。水平的层是活动的字行。Handy说:“位线也在芯片顶部的金属层中水平运行。”“垂直通道是连接到位行的NAND‘字符串’。”

与此同时，厂商们正处于不同的技术升级阶段。三星是3D NAND领域的领导者，去年推出了第三代3D NAND设备——48层芯片。此外，美光和它的3D NAND合作伙伴英特尔最近已经开始出货他们的第一个3D NAND芯片——一个32层的设备。SK海力士和SanDisk/东芝两家公司都分别对48层芯片进行了取样。

2016年有望成为3D NAND的大年。根据Lam Research的数据，截至2015年底，全球3D NAND芯片装机容量为每月16万片晶圆开工。Lam的Pan表示:“我们估计，到2016年底，3D NAND芯片的出货量将约为35万至40万wspm。”

不过，3D NAND仅占NAND (2D和3D)总装机容量的一小部分，后者约为130万至140万wspm。“最终，我们预计绝大多数的NAND安装基础将具备3D功能，”潘说。

供应商正在新建或改造的3D NAND晶圆厂中增加这些设备。总体而言，一个2D NAND晶圆厂的设备成本在3000万美元至4500万美元/ 1000 wspm之间，根据行业研究与统计集团分析师Christian Dieseldorff的说法半．

相比之下，一个3D NAND晶圆厂1000 wspm的设备成本在5000万美元到6500万美元之间。“3D NAND设备成本更高，因为需要更多的设备，如CVD和蚀刻工具，”他说。

一些供应商正在将他们目前的晶圆厂改造成3D NAND设备。“我们预计从2D转换到3D需要2到4倍的空间。在这种情况下，有一个高度的重用，因为大多数设备已经在那里。此外，还需要额外的CVD和蚀刻工具。”

不过，3D NAND晶圆厂并不像领先的逻辑晶圆厂那么昂贵。例如，根据Gartner的数据，7nm逻辑工艺每1000 wspm就需要1.6亿美元的晶圆厂设备投资。

新方法:交替叠层沉积
无论如何，3D NAND与当今的平面NAND有很大的不同。在2D NAND中，制造工艺依赖于先进的光刻技术。然而，在3D NAND领域，供应商使用的是最先进的40nm到20nm设计规则。光刻技术仍在使用，但它不是最关键的一步。因此，对于3D NAND，挑战从光刻转移到沉积和蚀刻。

事实上，3D NAND为半导体行业引入了许多新的和困难的工艺步骤。该公司首席技术官David Fried表示:“通过将比特串移动到三维，该技术缓解了许多模式扩展的挑战。Coventor．“但它引入了几个相当复杂的新流程。这些过程的一致性至关重要。因此，从我的角度来看，这里的挑战集中在几个关键过程的可变性控制上。”

3D NAND流从衬底开始。然后，供应商经历了流量交替堆叠沉积的第一个主要挑战。使用化学气相沉积(CVD)，交替堆叠沉积涉及到在衬底上逐层沉积和堆叠薄膜的过程。

这个过程很像做蛋糕。简单来说，就是在基材上沉积一层材料。然后，另一层材料沉积在上面。这个过程重复几次，直到给定的设备具有所需的层数。

每个供应商使用一组不同的材料来创建层的堆栈。例如，据客观分析公司称，为了制造3D NAND设备，三星在衬底上交替沉积了氮化硅和二氧化硅层。相比之下，东芝公司的3D NAND技术由导电多晶硅和绝缘二氧化硅交替层组成。

交替堆积必须控制精确，均匀性好，缺陷率低。应用材料公司的平说:“最初，制服必须很好。“这一切都回到了压力控制，因为交替的薄膜是不同的。每部电影都可能不匹配。压力可能会显现出来。”

随着供应商增加设备中的层数，挑战也在升级。“每一步的可重复性也很关键，为了降低成本，它必须在高生产率下完成，”Lam的潘说。

高纵横比蚀刻
在交替堆叠沉积步骤之后，在表面上应用硬掩模，并在顶部绘制孔。然后，这里是最难的部分流量高纵横比蚀刻。

微小的沟槽或通道被蚀刻从设备的顶部到基片。为了说明这一步的复杂性，三星的3D NAND设备在同一个芯片上有250万个微小通道。它们中的每一个都必须是平行且均匀的。

今天的高纵横比蚀刻工具可以处理32层和48层设备的要求。对于这些芯片，宽高比范围为30:1到40:1。“这种蚀刻真的很复杂。一致性对于存储设备的性能来说绝对是至关重要的。”“统计数据也令人震惊。一旦蚀刻完成，洞内发生的处理量也令人印象深刻。”

这个问题?目前的高纵横比蚀刻工具要么还没有准备好，要么正在努力满足64层设备及以上的需求。在64层时，纵横比为60:1至70:1。“这对于当前的蚀刻能力来说太高了，”应用材料公司的Ping说。蚀刻和硬掩模技术不一定是60:1或70:1。”

因此，展望未来，NAND厂商将同时走两条路。首先，他们将等待下一代高纵横比蚀刻工具和其他技术的到来。然后，如果刻蚀器及时准备好，他们可能会按以下顺序扩展今天的3D NAND——32层和48层，到64层，到96层，然后到128层。

在第二种路径中，NAND供应商还将开发下一代串堆叠技术(详见下文)。

电荷阱与浮动栅
在转向字符串堆叠之前，供应商将继续扩展今天的3D NAND。除了沉积和蚀刻，今天的3D NAND还经历了其他复杂的步骤，包括栅极的形成。

为此，该行业正朝着两个方向发展。三星(Samsung)、SK海力士(SK Hynix)和闪碟(SanDisk) /东芝(Toshiba)两家公司都在使用电荷阱闪存技术。这项技术使用了一层不导电的氮化硅。这一层包裹在电池的控制门上，从而捕获电荷以保持电池的完整性。

相比之下，英特尔/美光二人组没有使用电荷陷阱。相反，他们将浮栅结构扩展到3D NAND。“在浮栅中，栅门实际上是一个导体，”Objective Analysis的Handy说。“电荷陷阱层实际上看起来像一个浮动门，是一个绝缘体。”

浮动门涉及一些困难的模式步骤。“在你挖的一个垂直洞的侧面很难形成图案。你必须经历很多流程步骤，”汉迪说。

电荷阱也有一些缺点。“电荷陷阱的优点是你不需要对它进行模式设置。电荷陷阱更容易制造，”他说。“除了Spansion，其他公司都无法有效降低充电陷阱的成本。”

金属沉积
门一旦开发出来，下一步就很困难了。设备需要触点。该装置使用金属沉积步骤回填导体。

“金属沉积领域存在挑战，”Lam Research高级副总裁兼首席技术官戴夫·海姆克(Dave Hemker)说。“我们看到很多客户都用钨来填充。这是个棘手的取证，因为你是在非视线范围内取证。所以你基本上有这些洞穴和隧道。你必须在事后回到那里，放入钨金属。如果你没有正确地设计这个过程，你可能会放入这个想要镀出金属钨的前驱体。以它自己的方式，当它进入洞时，它可以立即盘出来。所以你有很多方法来制造空隙。”

字符串叠加
流程中还有其他困难的步骤，但最大的挑战是显而易见的。在行业解决高纵横比蚀刻问题之前，今天的单线3D NAND技术可以说是停留在48和/或64层。

即使刻蚀器已经准备好了，今天的单线3D NAND也只有128层。“这是因为纵横比受到工艺的限制，”应用材料公司的平说。“所以你必须想办法绕过这些限制。”

那么答案是什么呢?字符串堆积。在这种方法中，供应商将堆叠单个3D NAND设备。每个设备可能由绝缘层隔开。“当你做串堆叠时，你完成了一串，”平说。然后，你重复这些步骤。这很难，但你能做到。”

例如，一个供应商将开发一个48层的设备。为了设计该芯片，它将经历相同的工艺流程，如交替层沉积，蚀刻等。

然后，供应商将使用相同的流程开发单独的48层芯片。这一过程并不局限于48层芯片。供应商也可以堆叠多个32层芯片。如果该技术可行，供应商可以堆叠64层、96层甚至128层的设备。

不过，从理论上讲，供应商可能会选择与32层和48层芯片进行串堆叠。与96层或128层芯片相比，单个32层或48层设备的压力更小。

不过，最终，带串堆叠的3D NAND可能会在300层或接近300层时失去动力。“这将在收益率方面遇到一个问题，”平说。“当你堆叠时，缺陷造成的良率损失会继续累积。这就是限制。另外，一切都会受到压力的限制。如果你放了太多的胶片，那么压力就会出现限制。”

然而，供应商如何将单个3D NAND设备以字符串堆栈的形式连接在一起仍有待观察。为此，该行业正在研究各种互连方案。“将会有四到五个不同的选择，”他说。“你可以在中间建立一个共享位线。然后，另一种选择是构建一个字符串，它直接与每个字符串联系。”

不过，可以肯定的是，字符串堆叠仍然存在许多未知和挑战。即使没有串管，该行业也面临着一些挑战。无论哪种情况，业界必须继续掌握和完善3D NAND的各种工艺步骤。否则，至少对绝大多数原始设备制造商来说，这项技术的成本仍将居高不下。

有关的故事
新的记忆和架构即将到来
到目前为止还没有被广泛采用，但许多人认为改变是不可避免的。
3D NAND市场升温
内存结构调整
DRAM的下一步是什么?
1xnm DRAM挑战