中文 英语

标签:腐蚀

让尖端节点的芯片产量更快
通过埃德·斯珀林- 2022年11月30日-评论:0

半导体制造的模拟正在升温，特别是在最先进的节点上，数据需要在变化和不良率等因素的背景下进行分析。《半导体工程》采访了Lam Research公司计算产品副总裁大卫·弗里德(David Fried)，谈论了Lam最近收购Esgee Technologies的背后原因。»阅读更多

新一代晶体管有什么不同
通过凯瑟琳德比郡- 2022年10月20日-评论:0

经过近十年的发展和五个主要节点，以及大量的半节点，半导体制造业将开始从finfet过渡到3nm技术节点的全能堆叠纳米片晶体管架构。相对于finfet，纳米片晶体管通过在相同的电路占地面积内增加通道宽度来提供更大的驱动电流。gate-all-aroun……»阅读更多

《第三维度的芯片制造
通过Krishnan Shrinivasan- 2022年6月16日-评论:0

每隔几个月，就会推出新的改进的电子产品。它们通常更小、更智能、更快、带宽更大、更节能等等——这一切都要归功于新一代先进的芯片和处理器。我们的数字社会已经开始期待这种源源不断的新设备，就像太阳明天一定会升起一样。然而，在幕后，工程师们正在努力……»阅读更多

下一代芯片推出高选择性蚀刻技术
通过马克LaPedus- 2022年3月21日-意见:0

几家蚀刻供应商开始推出下一代选择性蚀刻工具，为新的内存和逻辑设备铺平了道路。2016年，应用材料公司是第一家推出下一代选择性蚀刻系统(有时被称为高选择性蚀刻)的供应商。现在，Lam Research, TEL和其他人正在运输具有高选择性蚀刻功能的工具，为未来的设备做准备。»阅读更多

线键合IC基板:未来的挑战
通过普拉萨德Dhond- 2022年3月17日-意见:0

基板供应商正在削减分配给线键合IC基板的产能。我们听到了“有限的帐篷容量”、“不支持EBS设计”和“转换到蚀刻回”设计的请求。这一切意味着什么?让我们从“线”和“空间”开始。“线”是衬底上迹线的宽度，“间距”是两条迹线之间的距离。对于这样的线粘接封装…»阅读更多

精密选择蚀刻和路径到3D
通过瓦希德Vahedi- 2022年3月17日-意见:0

缩放(缩小晶体管和存储单元等芯片中的微型设备)从来都不是一件容易的事，但要使下一代先进的逻辑和存储设备成为现实，就需要在原子尺度上创造新的结构。在处理如此小的维度时，几乎没有变化的空间。更复杂的问题是，需要去除材料的各向同性，或者，不…»阅读更多

下一代晶体管
通过埃德·斯珀林- 2022年3月7日-评论:0

纳米片，或者更一般地说，栅极全能fet，标志着最先进节点晶体管结构的下一个重大转变。Lam Research计算产品副总裁David Fried与《半导体工程》杂志讨论了使用这些新型晶体管的优势，以及未来节点的无数挑战，特别是在计量领域。»阅读更多

2D半导体取得进展，但进展缓慢
通过凯瑟琳德比郡- 2022年2月28日-评论

研究人员正在研究未来节点上的各种新材料，但进展仍然缓慢。近年来，二维半导体已成为高比例晶体管通道控制问题的主要潜在解决方案。当设备收缩时，通道厚度应按比例收缩。否则，栅极电容将不足以控制cu的流动。»阅读更多

精密选择蚀刻工具为下一个技术拐点铺平道路
通过蒂姆·阿切尔- 2022年2月17日-评论:0

在过去的十年里，对越来越小、密度越来越大、功能越来越强大的芯片的需求，促使半导体制造商从平面结构转向日益复杂的三维(3D)结构。为什么?简单地说，垂直堆叠元素可以实现更大的密度。使用3D架构来支持高级逻辑和内存应用程序代表了…»阅读更多

晶体管和芯片的下一步是什么
通过马克LaPedus- 2021年10月21日-意见:5

Imec CMOS技术高级副总裁Sri Samavedam接受了《半导体工程》杂志的采访，讨论了finFET缩放、栅极全能晶体管、互连、封装、芯片和3D soc。以下是那次讨论的节选。SE:半导体技术路线图正朝着几个不同的方向发展。我们有传统的逻辑缩放，但包装…»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2022 SMG |服务条款|隐私政策
Baidu