3 d NAND闪存市场升温

经过一些延迟和不确定性在过去几年里,3 d NAND闪存市场终于升温。

在2013年和2014年,三星是唯一供应商参与3 d NAND闪存市场。其他供应商应该船3 d NAND闪存设备在去年卷,但厂商推出他们的生产日期为各种业务和技术方面的原因。

进入2015年,三星继续扩大其3 d NAND生产。此外,微米和3 d与非合作伙伴,英特尔,最近开始取样3 d NAND芯片,与生产预计将于2015年下半年。另一个3 d NAND闪存供应商,SK海力士,计划今年晚些时候进入试生产。

如前所述,SanDisk /东芝两人不会船3 d NAND直到2016年。同时,飞索半导体和中国XMC最近宣布了一项联合协议,使3 d NAND,与生产计划为2017。

不过,3 d NAND预计不会进入主流生产直到2017年,这是比预期晚一年或两年。3 d NAND最终接替今天的2 d NAND闪存,但3 d NAND使比此前认为的更加困难。3 d NAND像摩天大楼,横向水平叠加,然后使用微小垂直连接通道。

”(3 d NAND)将在2016年开始增加,但这是一项新技术,它会花时间限定在应用程序,”Greg Wong说,分析师提出见解。“这将在2017年获得蒸汽。”

不过,oem厂商想要染指3 d NAND尽快。因此,3 d NAND客户可能会问自己一些简单的挑战是什么样?什么才能让技术在驼峰?

事实证明,有很多的挑战在制造业方面。没有特定的顺序,交替堆栈沉积,金属沉积,high-aspect-ratio腐蚀和计量是最艰难的过程步骤3 d NAND闪存。“最重要的是,计量是最被低估和投资行业的垂直NAND准备,“那加Chandrasekaran说,副总统的过程在美光科技研发。“我们有这些垂直结构和内嵌结构垂直空间,但今天我们不能衡量他们。”

为什么3 d NAND ?
在可预见的未来,今天的2 d NAND仍将是主流技术由于成本。在2 d NAND,晶体管有两个门。控制门上方的设备。浮置栅极是在中间,周围是一个介质。

由于193海里浸泡和自对准双/四模式,厂商扩展平面与非1 xnm节点。但在这个节点,供应商正在努力扩展浮栅。“事实上,浮置栅极看到是一个不受欢迎的减少电容耦合控制门,“吉姆说方便,客观分析的分析师。

2 d NAND将在10海里失去动力,促使3 d NAND的必要性。与平面与非3 d NAND利用垂直堆栈或层增加密度。

今天,最大的3 d NAND闪存市场是固态硬盘(ssd) niche-oriented企业应用程序。但当3 d NAND变得更具成本竞争力,超越企业的设备。“我们将增强我们的产品竞争力在ssd上的所有部分,通过扩大V-NAND“霁Ho Pak说,三星电子的内存市场营销副总裁,在最近的一次电话会议。

三星是指其作为V-NAND 3 d NAND闪存技术。到目前为止,公司已经推出了两个V-NAND设备,包括24 -和32-layer芯片,基于30到40 nm设计规则。

但即使在32层,3 d NAND仍然没有达到成本平价与2 d NAND,保持3 d NAND价格溢价。2015年,供应商预计船40 -和48-layer设备,这将使3 d NAND更接近与2 d NAND price-per-bit曲线。

“这是一个移动的目标,真正的交叉是cost-per-bit条款,”布拉德利说霍华德,蚀刻技术先进单位的副总裁应用材料。“交叉可能发生接近40至48设备堆栈,而不是24个和32个设备堆栈你看到了。”

霍华德也看到一个大的转变在3 d NAND坡道。“我们可以看到波今年建立的基于兴趣工具购买和产品坡道,”他说。“,你就会看到大坡道可能在今年年底,到2016年。”

2014年年底,有60000到65000晶圆开始每月(wspm) 3 d的装机容量NAND而言,马丁Anstice说,总裁兼首席执行官林的研究,在最近的一次电话会议。

图,三星有大约40000 wspm装机容量,根据Pacific Crest Securities。到2015年底,该行业预计将有130000 wspm(±10000)的3 d NAND安装能力,林的Anstice说。

新的平:交替堆栈沉积
不过,有一些巨大的挑战。技术更具成本竞争力,供应商必须大规模3 d NAND远远超过48层。事实上,层数不是由传统的光刻技术。平面与非需要先进光刻,而3 d NAND不。因为目前的3 d NAND闪存设备使用后缘设计规则,从光刻转向沉积和蚀刻的挑战。

3 d NAND流从一个衬底。然后,供应商接受第一个重大挑战flow-alternating堆栈沉积。堆栈使用化学气相沉积(CVD)、交替沉积涉及一个沉淀的过程和叠加薄膜衬底上一层一层地。

这个过程就像一层蛋糕。芯片制造商增加了更多的层,设备变得更加复杂。“很明显,由于这些多层,均匀性,重复性和低缺陷变得至关重要,”霍华德说。

还有其他问题。“那些交替层需要非常精确的厚度。他们需要电影和表面完整性的每一层之间。你必须以成本有效的方式。如果我放下32岁,40和64层,你不想要它,”戴夫Hemker说,高级副总裁兼首席技术官林的研究。“还有一个压力问题。当你放下介电电影,他们可以有不同程度的拉伸或压缩应力。几层,它并不是真的担心。但是当你开始堆积很多的这些层之上,你可以遇到问题。”

高纵横比蚀刻
这一步后,应用硬掩膜表面和孔的顶部。然后,下一个困难的部分来了。高纵横比战壕蚀刻设备顶部的衬底。

“不仅仅是纵横比,但也有多深,我们得走了,”霍华德说。“如果你把典型的平面与非,你看着十二1或15:1联系人。在3 d与非,你看着40:1 60:1高纵横比。”

为了说明的复杂性,三星的初始24-layer设备有250万小沟或通道在同一芯片上。每个人必须平行,制服。“你需要完全垂直的概要文件,他们需要维护的CD,”林的Hemker补充道。

金属沉积
战壕形成后,设备需要接触。设备与导体回填使用金属沉积步骤。

“挑战金属沉积地区,“Hemker说。“一般来说,在一个流,他们会湿蚀刻出氮化层和回填。我们看到很多客户用钨回填。这是一个棘手的沉积,因为你在做一个非线性的沉积。所以你主要有这些洞穴和隧道。你必须回去后,把钨金属。如果你不工程师的过程吧,你可以把这msn想板金属钨。鉴于自己的方式,它可以析出时进洞里。所以你有很多方式产生的空洞。”

计量
结构在不同的步骤,经过严格的计量和检验流程。主力计量工具扫描电子显微镜,在芯片测量的关键维度。另一种技术、光学散射测量,分析光的强度的变化。

许多的挑战之一是找到一个缺陷在多层3 d NAND堆栈并确定其确切位置。“如果你看看一个平面设备,您可以查看自顶向下和了解发生了什么,”霍华德说。“在这些3 d结构,你开始进入32或48层。如果有一些中间的是栈,你看到它的能力是一个挑战。”

最大的问题是,当前计量工具还不足。“垂直NAND闪存行业正在非常快,但垂直NAND的特征要求意义重大,我们没有正确的方法,“微米Chandrasekaran说。

3 d NAND闪存供应商可以使用现有的计量工具,至少在某种程度上。“工具说有一个缺陷,但我不能看到它,”Chandrasekaran说。“你必须做一个横截面,你需要找到缺陷。那么你等待一个电子签名。太长了。”

计量工具正在取得进展,尽管比行业想要更慢。“这是采取传统的方法,试图更好地理解数据了,”霍华德说。“例如,如果你把一个电子束表面,你让电子束和二次电子。如何解释信号给你信息。有很多工作要如何解释的信号。随着越来越多的数据出来,能够建立正确的算法解释数据会随着时间成熟。”

不过,有创新的空间领域。“每个人都知道检查将是困难的。但结果是非常困难的。的一个地区,有很多需要改进的机会,”他说。