Nanoimprint Litho怎么了?

纳米压印光刻技术(NIL)在市场新应用的爆炸中重新出现。

佳能，EV集团，Nanonex, Suss和其他公司继续为一系列市场开发和运送NIL系统。NIL不同于传统的光刻，类似于一个冲压过程。最初，光刻系统根据预先定义的设计在模板上形成图案。然后，在单独的衬底上涂上抗蚀剂。像冲压过程一样，将模版压在基片上，在基片上形成特征尺寸低至5nm或更大的图案。

图1:纳米压印工艺与传统光刻工艺的对比。来源:佳能

Nanoimprint光刻是一种具有成本效益的单次曝光技术，不需要昂贵的光学和多种模式。但该技术在缺陷、覆盖和吞吐量方面存在一些问题，阻碍了它成为更主流的平版印刷技术。今天，NIL主要用于非半导体应用。

纳米压印技术之前已经被承诺过很多次，但它最终可能会进入主流半导体领域。去年，东芝在日本的一家工厂安装了佳能最新的NIL系统。如果一切顺利，东芝计划使用佳能的系统为其产品的某些功能设计图案3 d与非设备，以及未来的下一代内存类型。该剧将于今年晚些时候开拍。东芝存储器工艺技术研发中心高级研究员东木达彦(Tatsuhiko Higashiki)表示:“我们希望纳米压印技术能很快投入生产。”“它正在取得良好的进展。然而，纳米压印需要特殊的工艺。”

纳米压印技术一直有潜力，但它必须克服几个挑战，才能在整个光刻市场中获得更大的立足点。“我们知道，与主流光刻技术相比，它的规模仍然很小，”NIL系统和其他产品供应商EV Group业务发展副主管马丁•艾贝尔胡伯(Martin Eibelhuber)表示。“然而，纳米印迹的用例正在迅速增加，CAGR估计超过20%。如果市场接受新应用(主要涉及光子学和生物技术)，未来5至10年内，整体空空市场甚至可能增长至10亿美元。”

天然气凝析液洗牌
NIL最初于1996年问世，当时普林斯顿大学教授周永明(Stephen Chou)发明了这种技术，并创造了“纳米压印光刻”一词。三年后，周创办了Nanonex，是NIL工具的先驱开发者。“在纳米压印的前五年，大多数人认为纳米压印要么是不可能的，要么是无用的，研究它的人很少，”周说。“纳米印记领域已经取得了巨大的进步，对纳米技术和广泛的行业产生了重大影响。”

21世纪初，EV Group、Molecular Imprints (MII)、Nanonex、Obducat等公司开始收购NIL。

从2000年代开始，NIL开始投入生产，主要用于非半导体应用以及一些面向利基的IC产品。随着时间的推移，空票市场分裂成两个阵营。MII追求主流光刻市场，而其他公司则专注于非半导体应用。

然后，考虑到MII, NIL在2003年成为旧的国际半导体路线图(ITRS)的下一代光刻(NGL)候选。当时，157nm光刻，极紫外(EUV)光刻，电子投影光刻(EPL)和NIL被列为ngl。随后，直接自组装(DSA)和多束电子束降落在ITRS路线图上。

最初，MII的NIL技术计划于2009年在32nm逻辑节点上生产。MII的目标是与EUV光刻竞争，或为光刻商提供另一种NGL选择。

这从未发生过。该公司的工具在解决问题方面很有前途，但速度很慢，而且容易出现缺陷。资金是(现在仍然是)另一个问题。一般来说，NIL技术得到了一些支持，但与花费在EUV光刻上的数十亿美元相比，它就相形见绌了。

随着时间的推移，几位NGL候选人中途退出。取消了157nm光刻技术。IBM和尼康正在开发的EPL技术被取消。

DSA、EUV、NIL和多光束直写在NGL震荡中幸存下来。但事实证明，ngl花了更长的时间来开发，并且(现在仍然)被推迟了。由于采用了多种图形技术，光刻技术的应用范围比预期的要大，因此对ngl的需求也大大增加。

今天，193nm多模浸式光刻技术仍然是先进节点的主力技术。但在10nm/7nm及以上的工艺下，某些特征的模式化变得越来越困难。

在逻辑方面，业界正指望EUV光刻技术作为一种手段，来绘制芯片中最困难的特征。EUV正在接近7纳米和/或5纳米的量产，但这一经常被延迟的技术仍存在一些挑战。

其他ngl, DSA和multi-beam，是针对逻辑的。每一种平版印刷技术都有可能在某个时候占有一席之地。

空票准备好了吗?
今天，NIL仍然可行，并再次分为两个阵营-半导体和非半导体。多年来，EV Group、Nanonex和Suss在非半导体市场取得了成功。例如，Nanonex表示，自成立以来，它已经在11个国家安装了近100个工具。

产业信息产业部继续进军半导体市场，但换了一个名字。2014年，日本佳能(Canon)收购了MII，此举为该公司提供了一些资金支持和技术。MII现在被称为佳能纳米技术。目前，佳能正将其NIL的努力集中在闪存和DRAM以及未来的其他内存类型上。NIL是内存的理想选择，它具有内置冗余，对缺陷的容忍度更高。

在收购之前，MII向东芝(NIL的最大支持者)运送了一款纳米压印工具。最初，东芝计划将MII的工具用于平面NAND闪存。

平面NAND基于浮栅晶体管结构。得益于193nm波长光刻和多种模式，供应商已经将NAND电池的尺寸从120nm扩展到1xnm节点，使容量增加了100倍。

然而，在1xnm时，在平面NAND中扩展存储单元和浮栅变得越来越困难。因此，该技术在1xnm节点上已经失去了动力。

平面NAND仍然是一个可行的市场。但考虑到平面NAND不再缩小，东芝决定不将其光刻工艺从浸没/多图案改为佳能在晶圆厂的NIL工具。

相反，东芝现在计划在平面NAND - 3d NAND的后续产品中使用佳能的NIL系统。东芝的Higashiki表示:“非易失性存储设备对光刻技术的要求已经从更高的分辨率技术转变为降低工艺成本。”“我们计划首先为3D NAND申请NIL。然后，我们将对下一个内存(如存储类内存)应用NIL。

东芝的3D NAND合作伙伴是西部数据公司。此外，SK海力士也在与东芝公司合作开发NIL技术。不过，到目前为止，英特尔、美光和三星还没有宣布任何与NIL合作的计划。

3D NAND技术已经上市，但其制造技术比之前想象的要困难得多。3D NAND就像一座垂直的摩天大楼，其中水平的层次或层被堆叠起来，然后使用微小的垂直通道连接起来。

图2:2D NAND架构。资料来源:西部数据。

图3:3D NAND架构。来源:西部数据

在晶圆厂，3D NAND有不同的流程。在2D NAND中，制造过程依赖于使用光刻技术缩放存储单元的尺寸。

在3D NAND中，其思想是将存储单元堆叠在一起，以缩放位密度。光刻仍然用于3D NAND，但它不是最关键的步骤，因为特征尺寸更大。因此，在3D NAND中，挑战从光刻转移到沉积和蚀刻。但3D NAND仍然需要一些棘手的设计步骤，这就是NIL适合的地方——至少对东芝来说是这样。

在3D NAND流程中，该过程从衬底开始。然后，利用沉积技术在基片上叠加交替薄膜。这个过程重复几次，直到获得所需的设备层数。如今，NAND闪存供应商正在研发64层器件，96层部件。

在交替堆叠沉积步骤之后，碳基硬掩膜应用于薄膜堆叠上，并在顶部绘制孔。对于制版，业界通常使用传统的193nm浸渍和多重制版。在下一步，等离子蚀刻机然后蚀刻微小的圆形孔或通道从设备堆栈的顶部到底部基板。

所有3D NAND供应商都遵循这个流程。但展望未来，东芝希望使用一种不同的接触孔模式技术- nil。事实上，NIL可以用于设备的其他部分。东芝的Higashiki说:“没有SADP和SAQP的NIL单一图形可能会减少EPE(边缘放置误差)以及图形加工成本。”

图4:3D内存源的NIL过程:东芝

图5:空点与193nm浸没时晶圆片上的5x-nm接触孔图

但是NIL能胜任这个任务吗?东芝及其开发合作伙伴，如佳能(Canon)和大日本印刷(Dai Nippon Printing)，这一次似乎已经准备就绪。

在佳能的NIL流程中，第一步是制作一个基于石英或硅材料的主模板。1X模板是由DNP在一家掩模车间制作的。

使用单束电子束，该工具根据所需的设计在模板上形成微小的特征。该系统可使模板的线条和间距减小到19nm。

DNP继续使用单波束工具，但写入时间相对较长。因此，DNP安装了来自IMS Nanofabrication的多束电子束掩模写入器。使用262,000个小波束，IMS的多波束掩模写入器加快了传统掩模和NIL模板的模式或写入时间。

该公司首席执行官Aki Fujimura表示:“无论是193i、EUV还是NIL，对掩模精度的需求不断增加，正在影响周转时间。d2他在最近的一次采访中说。“掩模行业期待着多波束掩模写入机在掩模周转时间和精度方面的改进。”

使用多光束机，DNP设计了线条/空间特征低至14nm的主模板。来自DNP的技术专家Koji Ichimura说:“多波束掩模写入器的好处是写入时间。”“我们可以精确地控制线宽。我们可以写出任何图案或曲线图案。”

在DNP的掩模设备制作主模板后，模板然后在同一位置的单独系统中复制。然后，复制的模板被运送到工厂，在佳能的NIL工具中使用。

佳能最新的NIL工具，被称为FPA-1200NZ2C，是一个300毫米步进。佳能的技术专家Mitsuru Hiura表示，该四站集群系统的覆盖层为3.4nm，每小时可生产90片晶圆。它能够打印10nm以下的特征尺寸。

在佳能的系统中，基片首先在台上移动。然后，使用“按需滴”喷墨技术，该系统在基材上涂上一种低粘度的紫外线(UV)可固化抗蚀剂。佳能纳米技术公司首席技术专家S.V. Sreenivasan在《微系统与纳米工程》杂志上介绍说，该工具可以在26毫米x 33毫米的区域内以皮升的体积滴入1万到10万滴。

然后系统取模板并将其对准衬底。根据Sreenivasan的说法，模板随后被弯曲至10至15μm。

模板与衬底直接接触。然后用力量将模板压在基底上，形成具有微小特征的图案。最后，将模板与基板分离并蚀刻图案。

图6:佳能的喷射和闪光压印技术(J-FIL)佳能，微系统与纳米工程/自然

NIL也面临同样的挑战。首先，模板必须是无缺陷的。否则会造成基片上的重复缺陷。缺陷和覆盖仍然是问题，但该工具正在取得进展。“我们正在优化设备生产流程，并改进NIL工具，如覆盖精度、吞吐量和缺陷减少。我们希望在今年晚些时候开始生产基于NIL的设备。”

佳能的NIL技术这次很有希望。光刻技术还在不断发展，但佳能还是有机会的。但取代现有技术需要很长时间，”纳米科技的周说。

其他应用程序
不过，总体而言，NIL在半导体以外的市场更为成功。Chou说:“(这包括)纳米光子学、智能手机、显示器、发光二极管、太阳能电池、光通信、半导体集成电路、数据存储、生物技术、制药、医学和安全功能。”

NIL在市场上取得成功，它不一定与现有的平版印刷技术竞争。EV Group的Eibelhuber说:“长期以来，NIL一直被认为是一种与主流光刻技术竞争的技术，主流光刻技术已经建立了很多年。”“我们将NIL视为光刻工具箱的扩展，以满足不同的图案要求。换句话说，NIL针对的是新市场，而不是挑战IC逻辑和内存市场中的光刻或EUV。”

在这一领域，NIL供应商销售基于各种技术的工具，如热压印，基于uv的NIL和软光刻。

每个供应商都有不同的工具和流程。例如，EV Group有一个单步NIL流。它还有一个单独的步骤-重复过程。两者都支持低于15nm的分辨率。

图7:EV Group的NIL流程图来源:EV Group

“今天，我们看到两个关键领域正在探索晶圆级零氮工艺的好处。这些都是光子和生物技术应用，因为它们的图案要求完全符合纳米压印光刻的强度，”Eibelhuber说。

还有其他的可能性。例如，Leti最近推出了一个名为INSPIRE的NIL项目。该程序使用EV Group的NIL工具。“我们不是针对CMOS市场，”Leti的模版项目经理Laurent Pain说。“我们正在研究它在led上的应用。在生物技术、微流体或DNA测序方面也有很多应用。”

接下来是什么?EV集团和SwissLitho最近宣布建立合作伙伴关系，以实现低至1nm的3D结构生产。

SwissLitho开发了热扫描探针光刻系统。热扫描探针光刻技术由IBM公司发明，是一种无掩模的直写光刻技术。

在流动过程中，抗蚀剂被旋涂在基片上。然后，一个加热的超锋利的尖端被用来分解和蒸发抗蚀剂，形成微小的纳米结构图案。

作为与EV Group协议的一部分，SwissLitho的技术将用于为NIL生产带有3D结构的主模板。EV Group的NIL工具将复制这些结构。其应用包括衍射光学元件和光子学的发展。

可以肯定的是，NIL支持广泛的应用程序。目前还不清楚它是否已经为3D NAND做好了准备。如果这一策略奏效，东芝可能会在竞争对手面前占得先机。这是一个值得冒的险。

有关的故事
准备好纳米压印了吗?
纳米压印光刻技术的幕后
EUV的新问题领域
DSA重返Litho Picture