下一个挑战:接触电阻

在芯片扩展方面，不乏挑战。扩大finFET晶体管和互连是当前和未来设备面临的最大挑战。但现在，该设备的另一个部分正在成为一个问题——接触。

通常情况下，这种触点并不会得到那么多的关注，但业界开始担心前沿芯片设计中的触点电阻或接触电阻。

基本上，芯片有两个主要结构晶体管和互联。晶体管在器件中起开关作用，位于结构的底部。在晶体管的顶部，有几个层。这些电平由微小的铜线方案或互连线组成，它们连接在整个芯片上。

触点是一种微小而独特的结构，它将晶体管与设备中的第一层铜互连连接起来。一个芯片可以有数十亿个联系人。例如，苹果最新的A9应用处理器由20亿个晶体管和10到15层金属层组成。基于16nm/14nm工艺finFET过程中，A9也有惊人的60亿微型晶体管触点。

问题是每个节点的接触都变得越来越小，这反过来又导致了设备中不必要的接触电阻。电阻表示电流通过导体的困难程度。

“如果你想要一款高性能的设备，由于接触的原因，这将变得非常困难，”该公司产品经理乔纳森•巴克(Jonathan Bakke)表示应用材料。“接触电阻正在使晶体管变慢。”

还有另一种方法来观察接触电阻。公司高级副总裁兼首席技术官戴夫·海姆克说:“你所做的所有这些工作都是为了让晶体管更快。林的研究。“这很棒，但如果接触电阻太大，你就无法接收信号。”

幸运的是，该行业能够扩大触点及其相关的金属化方案，这是基于钨。但在某种程度上，人们担心钨将失去动力，促使该行业探索新的和未来的金属化方案，包括基于钴的方案。

的挑战
基本上，晶体管、互连和触点都是在晶圆厂制造的。采用多种工艺步骤，晶体管在晶圆厂的前端生产线(FEOL)中制造。

互连有自己的一组处理步骤，是在生产线的后端(BEOL)．BEOL中有很多挑战。例如，互连——设备中微小的铜线方案——在每个节点上都变得越来越紧凑。这反过来又会导致芯片性能的下降和电阻-电容(RC)延迟的增加。

就像相互连接一样，接触也有一些问题。从技术上讲，触点和局部互连是在晶圆厂的中线(MOL)中制造的。

基本上，接触是一个微小的三维结构，有一个间隙。使用沉积工艺，在触点内的间隙填充一种称为钨的导电材料。这个过程被称为缝隙填充。传统上，钨由于其低电阻率和保形特性被用于金属填充应用。

结构内部的空隙有时被称为钨塞。钨塞夹在衬垫和阻隔材料之间。“屏障是CVD或ALD TiN(氮化钛)，”应用材料公司的Bakke说。衬垫/形核材料是掺杂ALD W(钨)。”

在16nm/14nm节点，接触的临界尺寸(CD)约为25nm。在10nm节点，触点的cd预计在10nm到15nm之间。

随着接触点的减小，钨导体材料的体积减小。Bakke说:“当你有了一个15nm的CD时，你在接触特征中只有很少的钨材料，只有大约3nm的量级。”“这对电阻有很大的影响，因为在这些cd中导体电阻增加得非常快。”

在这些cd中，不需要的接缝可能会在结构中形成，可能导致致命缺陷。器件中的接触电阻还有其他因素，如高电阻层和多个薄膜界面。

最终的结果是什么?“触点的特征尺寸越来越小，导致了更高的纵横比，”Lam的Hemker说。“如果接触电阻太高，最终会影响到设备。”

的解决方案
幸运的是，这个问题已经有了解决方案，但芯片制造商可能需要重新设计10nm及以上的触点。这个想法是增加钨在接触的体积，而不会在结构中产生不必要的接缝。

显而易见的解决方案是使衬垫和阻挡层更薄，从而增加钨导体的体积。然而，这是行不通的。在MOL接触层中，衬层/阻隔层材料已达到其基本厚度极限。

应用材料公司的Bakke说:“在封隔器和尾管的情况下，它们实际上不能再薄了。“它们的规模已经缩小了很多。”

因此，为了解决这个问题，应用材料公司设计了一种新的等离子体增强化学气相沉积(PECVD)工艺，该工艺可以降低高达90%的接触电阻。该工艺使金属有机钨膜能够取代阻挡层和成核层。实际上，这部电影兼有这两种功能。Bakke说:“低电阻率薄膜允许更大的钨体积。

Bakke在最近的一篇论文中说:“PECVD W膜使用了一种专有化学物质，其中反应性等离子体被用来分解配体。”“最终的薄膜组成为>80% W，分解的配体中的原子与W结合在一起。非晶态特征和配体中的掺杂剂在~20 A时对介质具有良好的粘附性能，在~30 A时具有F势垒性能。”

因此，有了该技术，钨扩展到MOL触点有了一条途径。但能持续多久呢?

"理想的做法是尽可能地延长钨金属的使用，"该公司首席技术官David Fried表示Coventor。“这是一种低电阻材料，是一种著名的CVD沉积工艺。”

然而弗里德认为，有三个问题不利于钨元素:

•尺寸缩放使孔更小。
•底层拓扑结构的复杂性使得模式化更加困难。
•更复杂的流程流有更多的流程变化。

Fried说:“许多人开始考虑将Co衬里作为一种可能为后续沉积打开窗口的方法，无论是在BEOL中镀铜，还是在MOL中镀CVD钨。”

因此，在未来，一些人建议用钴取代钨，用于MOL中的触点。“虽然硅化物接触电阻已经成为性能限制因素，但对于≤10nm的节点，较小接触结构中的w基MOL电阻也变得重要起来，”Vimal Kamineni的技术人员说GlobalFoundries他在最近的一次演讲中说。我们迫切需要为w基金属化找到一种替代屏障，或一种替代屏障/填充冶金，以满足电阻要求。”

作为实验室研究项目的一部分，GlobalFoundries和IBM研究人员研究了在触点中使用钴作为钨的替代品。根据研究人员的说法，CVD-enabled钴对于MOL触点有三个主要优势:

•钴不需要成核层，这反过来为大块金属提供了更多的空间。
•该材料不会破坏钛衬垫，可以实现屏障厚度的缩放。
•它可以在合理的热预算下退火，从而实现晶粒生长和回流，以实现高纵横比特征和无空隙无缝填充。

GlobalFoundries和IBM的研究人员开发了一种钴金属化触点工艺。这个过程使用了一个锡屏障和钛衬垫。

结果是有希望的，因为钴表现出2.5倍的线电阻优势比钨。然而，钴还没有完全准备好进入黄金时段。Kamineni表示:“尽管基于Co的MOL金属化很有前景，但仍有几个潜在的问题需要解决，包括电迁移可靠性、栅极堆叠可靠性以及Co对大电流和高频电信号的铁磁效应。”

其他人正在研究一种略微不同的技术变体。例如，Lam研究公司设计了一种化学沉积技术，在BEOL的通孔中选择性地生长钴材料，然后对沟槽进行常规的铜金属化。

钴很有前景，但目前，该行业将继续使用传统的钨。应用材料公司的Bakke说:“GF/IBM的论文有助于证明阻力是MOL的主要行业问题。”“但油气行业更喜欢使用基础设施完备、集成流程解决的材料。任何材料的改变对接触者/MOL来说都是困难的，但应用材料正在与我们的客户密切合作，研究多种可能性，包括Co填充。”

有关的故事
互联网络挑战与日俱增
RC延迟:缩放的瓶颈
7nm Fab挑战