如何以及为什么降低阻力线和接口。
R =阻力——困难电流通过导电材料。
C =电容-一种绝缘材料持有的程度。
RC延迟=延迟信号通过电路布线速度这两个效应的结果。
RC延迟是很重要的,因为它可以成为一个重大的障碍,继续向下扩展的逻辑驱动的性能和内存设备今天的多功能移动消费电子设备。原因如下:
有源设备(晶体管)在逻辑学和内存芯片相互电连接和其他领域的芯片用金属布线。这些电线是分开使用不导电的介质层(绝缘)。在逻辑学和记忆,互联的作用是传输芯片的信号从一个区域到另一个地方。尽快做这件事的能力,同时最小化信号损失萎缩的几何图形,对设备扩展至关重要。
在逻辑,扩展意味着区域,这是包装在更小的范围内越来越多的电路通过材料和设计创新。在对价格敏感的DRAM制造,成本必须积极控制,所以扩展着重于获得逐步从现有材料和设计更好的性能。
线电阻和电容都扮演着重要的角色在决定信号传播的速度在一个逻辑或记忆电路。
RC延迟到哪里玩吗?
一般来说,逻辑上的信号传播的速度和内存电线是由相同的基本原则和取决于电阻和电容的乘积(RC)。降低电阻和电容都是理想的。然而,开发和集成的成本lower-capacitance绝缘材料的制造流是内存制造商特别高。因此降低阻力的首选方法扩展性能。
不同的解决方案需要解决RC挑战,取决于电荷横向纵向跨不同的布线或旅行沿着导线的长度。在这两种情况下,我们的目标是最小化的电阻金属布线。
在垂直维度,解决方案旨在最小化界面阻力。电触点连接设备的活跃区域的第一级金属布线。semiconductor-to-metal接口(或欧姆接触)形式活跃区域之间的连接和金属接触。目标是确保一个电荷可以通过接触从活跃区域水平上布线,并再次回来。实现快速和最大电荷传输在欧姆接触,形成一个有利的材料。硅化有利公司已经采用这个目的的行业标准;其有效性依赖于一个统一的层的沉积形成一个健壮的欧姆接触。
横向维度,旨在优化解决方案的导电性金属成形。线电阻,称为是一个函数的线尺寸(宽度、高度、长度)和材料的特定属性用于制造wire-typically钨、铜。
最简单的方法降低线路电阻是增加导电金属的体积(即。,使电线更宽、更高)。不过,更广泛的电线限制扩展和高电线增加电容和带来了更大的腐蚀的挑战。因此,降低导线电阻在尖端设备集中在改善导电材料的属性。
在我的下一个博客文章中,我将讨论如何克服RC延迟内存扩展。
|
|
|
|
|
|
|
|
“130到90纳米,我们失去了扩展。”我们现在有收缩的厚度金属互连线宽度。现在,缩小芯片使它慢和热,而速度和冷却器。这就是为什么我们有3.5 GHz Pentium4的2004年,而新的芯片应变2.6 GHz(或更少)。