中文 英语

标签:电容

单片3D DRAM会出现吗?
通过布来安梅奥- 2021年9月9日-评论

随着DRAM扩展速度放缓，该行业将需要寻找其他方法来继续推动更多、更便宜的内存。逃避平面缩放限制的最常见方法是在建筑中添加第三个维度。有两种方法可以做到这一点。一个是打包的，这已经发生了。第二种是卖骰子到Z轴，这已经是一个…»阅读更多

GAA晶体管在3/2nm的影响
通过布莱恩•贝利- 2021年8月16日-评论

随着栅极全能(GAA) fet取代3nm及以下的finfet，芯片行业将迎来晶体管结构的另一次变化，这为设计团队带来了一系列需要充分理解和解决的新挑战。GAA fet被认为是finfet的一个进化阶段，但对设计流程和工具的影响仍然预计是重大的。GAA fet将提供…»阅读更多

较慢的金属会降低SoC性能
通过布来安梅奥- 2020年10月15日-评论:0

金属互连延迟正在增加，抵消了每个连续工艺节点上更快的晶体管带来的一些好处。旧的架构诞生于计算时间是限制因素的时代。但随着互联越来越被视为高级节点的限制因素，我们有机会重新思考如何构建片上系统(soc)。”互连延迟是一个基本的故障。»阅读更多

7/5/3nm模拟模拟
通过埃德·斯珀林- 2020年1月27日-意见:0

Cadence产品管理集团总监Hany Elhak与《半导体工程》杂志讨论了高级节点的模拟电路仿真，为什么工艺变化是一个日益严重的问题，寄生效应和finFET堆叠的影响，以及在芯片中添加栅极全能fet时会发生什么。»阅读更多

连接晶片级寄生提取和组网
通过迈克尔Hargrove- 2019年4月18日-评论:0

半导体技术仿真世界通常分为器件级TCAD(技术CAD)和电路级紧凑建模。较大的EDA公司提供高级设计仿真工具，执行LVS(布局与原理图)、DRC(设计规则检查)和许多其他软件解决方案，在最先进的技术节点上促进整个设计过程。在这…»阅读更多

热保护带日益增长的挑战
通过安Mutschler- 2019年3月18日-评论

随着芯片被应用于各种新的和现有的应用领域，热量防护正变得越来越困难，迫使芯片制造商在日益复杂的相互作用中设计出自己的方法。芯片设计用于在特定温度下工作，通常的做法是开发具有一定余量的设计，以确保在整个操作过程中正确的功能和性能。»阅读更多

提高模拟可靠性
通过埃德·斯珀林- 2019年1月17日-评论:0

Synopsys的定制编译器组副总裁Aveek Sarkar谈到了复杂设计规则的挑战，严格的设计方法，以及finFET节点布局前和布局后模拟之间的差距。https://youtu.be/JRYlYJ31LLw»阅读更多

测量模垫电容的方法
通过节奏- 2018年10月24日-评论:0

本文定义了一种利用延时反射法测量芯片模垫电容的方法。这种方法对于测量传输线末端的低值电容是有用的。在所有协议规范中，衬垫电容是一个需要测量的重要电参数，因为它直接影响带宽。然而，这对我来说是一个挑战……»阅读更多

低功耗设计中的电磁串扰问题
通过Magdy Abadir- 2018年5月19日-意见:0

作者:Magdy Abadir, Padelis Papadopoulos和Yehea Ismail
功耗仍然是高性能移动电子产品的关键设计指标。为了满足激进的功耗预算目标，如今的芯片需要在极低的功耗水平下运行，这增加了关键信号对电磁(EM)串扰效应的敏感性。因为一个低功率的所以…»阅读更多

IP电磁串扰需要上下文签收
通过Magdy Abadir- 2018年4月16日-评论:0

技术扩展的持续进步正在使人工智能、自动驾驶汽车和5G通信等高性能应用市场的出现成为可能。这些电子系统以多ghz的速度运行，同时消耗尽可能低的功率，几乎没有出错的余地。这些系统中的芯片非常……»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu