中文 英语

标签:FEOL

创建气隙以降低FEOL中的寄生电容
通过Sumant Sarkar- 2022年11月17日-评论:0

减小栅极金属和晶体管源/漏触点之间的寄生电容可以减少器件开关延迟。降低寄生电容的一种方法是降低栅极和源/漏极之间材料层的有效介电常数。这可以通过在该位置的介电材料中创建气隙来实现。这种类型的工作…»阅读更多

用于光学互连应用的沉积多晶硅片上2D/3D光子集成解决方案
通过技术文件链接- 2022年10月18日-评论:0

一篇题为“CMOS片上集成的多晶硅PhC腔”的新技术论文由廷德尔国家研究所、明斯特理工大学和Université格勒诺布尔阿尔卑斯，CEA, LETI的研究人员发表。“在这项工作中，我们提出了一种芯片上的2D和3D光子学集成解决方案，与前端线集成(FEOL)兼容，使用沉积多晶…»阅读更多

新材料为新设备打开大门
通过凯瑟琳德比郡- 2022年7月21日-意见:0

将二维材料集成到传统半导体制造工艺中，可能是芯片工业历史上最根本的变化之一。虽然在半导体制造中引入任何新材料都会带来痛苦和痛苦，但过渡金属二硫化物(TMDs)支持各种新的器件概念，包括BEOL晶体管和单…»阅读更多

用AFMs进行埃级测量
通过马克LaPedus- 2021年8月19日-评论:0

原子力显微镜(AFM)市场的竞争正在升温，几家供应商正在推出新的AFM系统，以解决包装、半导体和其他领域的各种计量挑战。AFM是一个小而发展的领域，它涉及一个独立的系统，可以提供低至埃级的结构表面测量。1埃= 0…»阅读更多

打破2纳米的障碍
通过马克LaPedus- 2021年2月18日-评论

芯片制造商在最新的工艺节点上继续利用晶体管技术取得进步，但这些结构内部的互连却难以跟上步伐。芯片行业正在研究几种技术来解决互连瓶颈，但其中许多解决方案仍处于研发阶段，可能在一段时间内不会出现——可能要到2nm才能出现。»阅读更多

迈向更先进包装的竞赛
通过马克LaPedus- 2020年7月23日-意见:2

铜混合键合的势头正在积聚，这项技术可能为下一代2.5D和3D封装铺平道路。铸造厂、设备供应商、研发机构和其他机构正在开发铜混合键合，这是一种在高级封装中使用铜-铜互连堆叠和键合模具的工艺。仍在研发，混合粘接包装提供更多…»阅读更多

7nm及以下工艺的良率和可靠性挑战
通过PDF的解决方案- 2020年5月26日-意见:0

布局设计规则已经非常积极地扩展，以实现没有EUV的7nm技术节点。因此，在大批量制造(HVM)中实现可接受的性能和良率已成为一项极具挑战性的任务。系统产量和参数变量已变得相当重要。此外，由于覆盖公差要求和不断减小的工艺窗口，需要进一步改进。»阅读更多

制造3nm及以上的芯片
通过马克·拉佩德斯和埃德·斯珀林- 2020年4月16日-评论:4

一些代工厂开始在研发中增加3nm的新5nm工艺。最大的问题是在那之后会发生什么。2nm及以上节点的工作正在顺利进行，但仍存在许多挑战以及一些不确定性。已经有迹象表明，由于各种技术问题，晶圆代工厂已经将3nm的生产计划推迟了几个月。»阅读更多

寻找芯片缺陷的挑战越来越大
通过马克LaPedus- 2019年9月19日-评论:5

几家设备制造商正在开发或加强一类新的晶圆检测系统，以解决在先进芯片中发现缺陷的挑战。在每个节点上，芯片的特征尺寸越来越小，而缺陷更难发现。缺陷是芯片中不需要的偏差，它会影响成品率和性能。新的检查系统有望解决这些问题。»阅读更多

测试芯片在高级节点发挥更大作用
通过安Mutschler- 2019年6月27日-评论:0

由于设计团队在生产前利用早期硅来诊断问题，在高级工艺节点上的测试芯片变得越来越广泛和复杂。但这种方法也引发了关于这种方法在7nm和5nm是否可行的问题，因为原型化先进技术的成本不断上升，如掩模模具和晶圆成本。半导体设计师长期以来一直在研究…»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu