中文 英语
18l18luck新利
的意见

在FEOL创建空隙减少寄生电容

调查的影响蚀刻深度和其他腐蚀过程参数对寄生电容。

受欢迎程度

减少门金属之间的寄生电容和晶体管的源/漏接触可以减少设备切换延迟。减少寄生电容的一个方法是降低材料的有效介电常数之间的层门和源/漏。这可以通过创建空隙介质材料在这个位置。这种类型的工作已经完成过去back-end-of-line (BEOL)减少电容之间互联[1 - 4]。在这项工作中,我们专注于front-end-of-line (FEOL)和演示一个空隙的SEMulator3D模型之间创建门和源/漏[5]。SEMulator3D是一个虚拟制造软件平台,可以在一个给定的模型过程的可变性半导体工艺流程。使用实验设计(DoE)能力SEMulator3D工具,我们展示的依赖上的寄生电容腐蚀深度和其他腐蚀工艺参数用于创建空隙。此外,我们将展示的空隙的大小和体积的依赖。

图1显示的横截面视图SEMulator3D FinFET模型。创建一个和门之间的空隙FinFET的源/漏,一个高度选择性氮化硅蚀刻过程实现,其次是氮化硅沉积过程优化的修剪和创造的空隙。氮化硅CMP过程用于区域表面。

图1:SEMulator3D流程创建一个空隙FinFET模型。可见性沉积步骤创建的空隙用顶部的空隙。然后使用CMP的步骤来消除多余的氮化。比例尺是10纳米。门之间的空隙减少寄生电容和源/漏。空隙的大小可以通过改变控制腐蚀深度、倾斜和源σ蚀刻的试剂。

使用SEMulator3D虚拟计量功能,以下指标被测量:

  • 门金属之间的寄生电容和S / D接触
  • 体积的空气隙
  • z轴最小空隙的代表垂直空气隙的大小

在氮化硅蚀刻步骤,腐蚀深度、腐蚀试剂的角传播文学(称为源σ)和倾角(晶片假定为旋转)在美国能源部是不同的。图2 (f)展示的电容和体积空隙的腐蚀深度随不同的倾斜和源值σ。随着腐蚀深度的增加,我们创建一个更大的空隙(图2 d)。这降低了有效介电常数,因为空气的介电常数比氮化的低得多。这反过来,减少门之间的寄生电容和源/漏。减少倾斜角度的影响将腐蚀试剂从侧面墙壁和转向的底部产生的空隙(图3 c)。这解释了更大的空隙(和更低的电容)对于一个给定的深度和源σ,正如我们减少倾斜(图2 & d)。另一个重要的结果是,随着源σ的增加,倾斜的影响减少。当源σ设置为5,对应于一个广泛的各向同性扩散角、倾斜根本没有影响电容和空隙体积(图2 c & f)。这是与增加源σ如何影响蚀刻一致。增加源西格玛使腐蚀试剂了衬底以更多的各向同性的方式(图3)。这意味着倾斜不再影响腐蚀行为是σ值较低的来源。

图2:随着腐蚀深度的增加,空隙体积增加和寄生电容减少(图2 & d)。这减少时陡倾角较低。然而,倾斜的影响会随着源西格玛增加。当源σ是5,倾斜对电容和空隙体积没有影响(图2 c & f)。

图3:(a)的影响角度传播(σ)腐蚀试剂(b)的方向性效应的倾斜45度(晶片固定)(c)显示效果的倾斜80度(晶片旋转)。图片来源:SEMulator3D产品文档

经营一个大母鹿是一个时间和计算资源密集型的过程。虽然有必要做这个流程优化,参数空间中的任何减少的能源部有助于减少所需的时间和资源。一个机器学习模型,可以预测结果基于独立变量是有用的,因为它减少了需要运行能源部对所有独立变量的组合。记住这个目标,收集到的数据在这个能源部送入一个人工神经网络(ANN)把数据分成训练后(30%)(70%)和测试集。这个模型有两个隐藏层(图4)。网格搜索方法用于超参数调优。该模型上运行测试数据,发现平均精度为99.8%。三个季度的测试用例有一个绝对的错误百分比(猿)的0.278%或更低(图4 c)。图4 e显示一个示例测试行预测和实际的寄生电容。这个应用程序的机器学习(ML)让我们减少了所需的大小和时间。我们可以大幅减少参数空间没有显著减少结果的准确性。在我们的案例中,美国能源部大小减少从5000 ~ ~ 2000参数组合。 SEMulator3D’s custom python step integrates this type of machine learning code into the process simulation, and the results can be fed to the next step in the semiconductor process model.

图4:一个人工神经网络(ANN)模型来预测为基础的寄生电容腐蚀深度、倾斜和源σ。上的预测精度测试数据是99.8%。度规测量预测电容之间的差异和实际电容(猿)百分比是绝对的错误。75%的测试用例有一个猿的0.28%或更低。一个精确的机器学习模型允许将一个较小的参数空间探索,因此降低时间和计算资源。

结论

Coventor SEMulator3D被用来创建一个虚拟和门之间的空隙FinFET的源/漏装置。这个空隙寄生电容的影响进行了研究。蚀刻工艺参数不同,对空隙体积和寄生电容的影响也进行了研究。结果送入一个人工神经网络建立一个机器学习模型,该模型可以预测寄生电容,从而减少了需要运行的能源部为每个组合腐蚀参数值。

引用

[1]Hargrove, m(2017年10月18日)。使用空气间隙减少BEOL寄生电容https://www.coventor.com/blog/reducing-beol-parasitic-capacitance-using-air-gaps

[2]Nitta, S。Edelstein D。、Ponoth年代。Clevenger, L。刘,X。& Standaert, t(2008年6月)。性能和可靠性的先进BEOL互联空隙。2008年国际互连技术会议(页191 - 192)。IEEE。

[3]Shieh B。萨拉斯瓦特,k . C。、McVittie j . P。、列表。唠叨,S。Islamraja, M。& Havemann, r·h·(1998)。气隙的形成在IMD沉积降低互连电容。IEEE电子器件信件,19(1),16日至18日举行。

[4]费舍尔,K。Agostinelli, M。艾伦,C。巴尔,D。泊斯德,M。或者,P。,…& Natarajan,美国(2015年5月)。性能与多层互连堆栈气隙和tri-metal-insulator-metal电容器14 nm高容量的制造业。2015年IEEE国际互连技术会议和2015年IEEE高级金属化材料会议(IITC / MAM)(5 - 8页。)。IEEE。

[5]班纳,美国(2016年8月)。比例超过10 nm的挑战和解决方案。2016年IEEE国际会议上电子设备和固态电路(EDSSC)(第186 - 181页)。IEEE。



留下一个回复


(注意:这个名字会显示公开)

Baidu