高级节点测试芯片发挥更大的作用

测试芯片正变得更广泛和更复杂的先进流程节点设计团队利用早期硅生产之前诊断问题。但是这种方法也是刺激质疑这个方法是可行的在7和5 nm,由于原型先进技术的成本上升,如面具工具和圆片的成本。

半导体设计师一直制造测试芯片验证测试结构,记忆细胞,更大的内存块,精密模拟电路电流镜、锁相环、温度传感器和高速I / o。这已经完成90海里,65海里,40 nm, 32 nm, 28 nm,等等,所以有测试芯片16 nm, 7海里或更精细的几何图形不应该是一个惊喜。不过,随着成本的上升,有争论这些芯片是否已经过度使用特定工具的进步,或者他们是否应该利用更多,有更先进的诊断。

“现代EDA工具都很好,”汤姆Wong表示,市场总监,设计IP节奏。“你可以模拟和验证几乎任何有一定程度的准确性和正确性。具有良好而准确的关键工具和准确的结果模拟铸造提供的数据的质量。(比如具有良好的关键designs-layouts)拥有一个高质量、准确刚果民主共和国甲板,捕获所有的事情你不应该做布局。”

挑战的最先进的前端节点线(FEOL)、半导体物理学和光刻技术发挥着巨大的作用。问题不是问题在更成熟的节点可以表现自己是一个大问题在7或5 nm。过程变化在整个晶片,变化在死去,也带来了问题,在更成熟的节点,Wong说。

前端的生产团队进行诊断,发现缺陷,做失效分析,推动收益率与扫描测试,和工作对硅启动为了得到第一个硅,测试芯片只是一块拼图。

“它不会得到很多的关注,因为它不是体积,”马修诺尔斯说,硅产品营销经理学习产品导师,西门子业务。“没有人卖一个测试芯片,使得投资测试芯片是一个挑战。90年代末回顾,有静态存储器基于内存的测试芯片,你可以得到非常远,因为它有一个很密集的数组结构。所以你可以看看最严密的音高和defectivity内联检验。然后,当你看到之间的相关性在SRAM停止匹配随机逻辑以前,测试芯片,因为他们以前认为的汽油用完了,所以工程团队开始利用扫描诊断失效分析。但扫描诊断手册和艰巨的问题,而是行业流线型,做了一些工具来支持,现在有工具可以从每个EDA供应商。”

加上这个,开始有更多的特定于产品的问题无法关联到测试芯片,所以扫描诊断是利用更多的生产材料和把它变成一个收益率车辆,诺尔斯说。“这是建在扫描测试这些设备,然后利用,通过体积屈服学习诊断。今天,让我们接近。”

在去年的国际测试会议,诺尔斯指出几个好的会话测试芯片设计。“人们必须有复杂的随机逻辑测试芯片和运行诊断。他们做卷诊断在生产汽车。他们正在做记忆测试芯片,现在他们添加所有这些其他的IP块。因此,有一个乒乓球之间来回测试芯片不一样在类型的诊断。现在你必须都。”

对于复杂的soc今天,Wong认为现在表上的问题包括:

• 的角色是什么测试芯片SoC设计?
• 做所有努力“诱导多能性”需要测试芯片进行验证?
• 是测试芯片更重要的高级节点相比,更成熟的节点?
• 是测试芯片验证的重要性相对于IP协议的类型?
• 如果我不验证的风险是什么硅?

他指出,有很多高性能协议,如LPDDR4/4x PHY,作为PCIe 4 PHY, USB 3.0 PHY, 56克/ 112克并行转换器,每个其中之一“诱导多能性”是非常复杂的。“如果有任何失败的机会,不是发现SoC (tape-out)集成之前,改造的成本是巨大的。这就是为什么常见的做法是验证每一个这些复杂的IPs等硅之前使用的IP在芯片集成。测试芯片用于验证ip设计合理并满足协议的功能规范。他们也用于验证如果足够的利润率被设计成IP减轻差异由于过程公差。所有高性能硬IPs经过这个测试芯片/硅验证过程。通常,边缘检测在这个阶段。在高级节点,同样重要的是要有测试芯片构建在不同的角落。这是旨在模拟过程生产晶片以最大化收益率的变化。先进的协议(如112克、GDDR6 HBM2 PCIe4非常复杂和敏感的过程变化。 It is almost impossible to design these circuits and try to guarantee their performance without going through the test chip route.”

除了验证IP协议的性能,测试硅也是用于验证ESD结构的鲁棒性,对封闭的敏感性和性能退化在宽的温度范围内。“所有这些项目更重要比高级节点更成熟的模式。测试芯片的车辆保证设计完整性的小块。最好是处理任何潜在的问题在小块比试图修复它在最后的SoC集成,”黄说。

副总裁休Durdan策略和产品eSilicon同意继续测试芯片IP发展的一个重要组成部分。“我们最近录音7纳米测试芯片一个变速箱/调整时间,我们的112 g艾城的并行转换器和一个更新的库函数。什么是常见的对所有这些测试芯片是它们包含复杂的模拟电路。不管你做多少仿真,测试芯片仍然需要验证性能,当你把信封从模拟的角度。这不是数字设计的关键。”

根据诺尔斯,今天本身存在的过程变化,加上特定于产品的设计,工程团队的原因现在应用机器学习以及细胞内的诊断。目标是获得一些学习统计分析为了找出根源是什么。随着时间的推移的体积,监控。

“我们看到的另一件事是人使Diagnosability进入设计,”他说。“诊断本身本质上是模棱两可的:如果你只是做一个死亡的诊断,有缺陷的概率将会在一个特定的位置因为电路的设计,代码的逻辑,等等,这就是为什么我们做机器学习。现在,人们看到这这样一个挑战,他们正在考虑修改设计以使它更好。”

一个最近发表的论文数量为Diagnosability设计。测试芯片,工程团队正在设计具体的电路都是代表,还优化了分辨率的诊断。

一种方法是一个二维扫描。“连锁诊断和逻辑诊断,”诺尔斯说。“连锁诊断检查确保总值现实扫描链工作,所以如果你有一个非常低的产量,人们只是为了看看扫描链链诊断工作。如果扫描链不工作,你不能访问的逻辑。为了增加的分辨率,一种方法是扫描在某种程度上,当你遇到一个缺陷,扫描出来。这意味着当你遇到一个缺陷,你转身回来,你可以告诉到底是从哪里来的。我们听到这个的上下文中讨论测试芯片,但是有一个可能性,它可能使它成为生产芯片如果人们是如此绝望,因为需要花费一些额外的房地产。我很好奇的想看看Diagnosability多远设计投入生产,或如果我们要采取相同的路线使用生产汽车产量的车辆,我们设计了检测能力和Diagnosability。”

无论哪种方式,在先进的设计变得给定测试芯片。“不管你的动机做一个测试芯片,重点显然是获得尽可能多的了解可能的运动,”鲁珀特•贝恩斯说,公司的首席执行官UltraSoC。“在这里,它是至关重要的包括结构芯片,可以收集尽可能多的数据如何作为一个整体系统功能,可以转换成一个工程师的信息可以理解和行动。”

这就是为什么成为关键的硬件监控的结构。这些显示器需要足够复杂,运行时的可配置性和综合智慧,提供可靠信息能够一束光照耀在工程师的调查需要,贝恩斯说。“这是同样重要的数据科学工具。我们现在从芯片收集更多的信息比人类大脑可以掌握。”

UltraSoC等公司正在看算法和软件工具,可以弥合这一差距。在实践中,这意味着像异常检测方法,热映射和趋势分析。

沿着这些线路,许多公司正在建立数据库样式池的信息,他们可以使用它来看看物理级过程变化之类的效果。“如果这些效应的影响的系统级视图添加功能的层面上,你有一个真正强大的工具,”贝恩斯说。

连接质量
随着芯片发现进入市场,如汽车和工业,已经被越来越多的关注质量和可靠性。测试芯片有一个重要的角色在确保可靠性,越来越多,这意味着测试芯片的IP。

“对于锁相环,高性能时钟生成器和串并收发器,高速数据接口,这些就像心脏和肺部芯片的基本功能是非常重要的。首席执行官兰迪Caplan硅的创造。“如果这些电路不工作,他们的整个芯片可以失败,所以标准相当高。我们通常看统计数据质量指标超过通过或失败。最重要的是大规模生产的统计数据。没有人想成为第一个测试一个IP,大规模生产和客户数据是最重要的指标。”

向客户提供这些数据,铸造厂给晶圆的芯片体积和数量统计使用给定的IP,卡普兰说。“这是最强的可靠性指标统计。这一点上,我们有两个锁相环,穿越一百万年量产晶片,其中一个在125个不同的芯片。当我们显示一个潜在的客户,这是通常的讨论,但这只是第一步。有人是第一个客户,所以通常如果小批量生产或如果它是一个新的IP,当然接下来的问题是他们是否能看到硅测试报告。”

IP提供商有非常活跃的测试实验室,以提供必要的测试报告,它的范围可以从50到500页的数据。硅的作品通常运行测试芯片倾斜很多从铸造,铸造的转变的过程,在每个方向如果他们认为它可能会改变在生产,卡普兰解释道。“与倾斜很多测试报告,我们有12测试长椅热室和电压控制。我们试图改变环境在每一个可能的排列为我们客户的生产。然后,在报告中,我们实际上测量的每个关键绩效指标客户定义的IP。”

这个测试报告不是一个标准的文档,但预计这些排列的过程,包括电压、温度和性能操作范围。”的下一个步骤taped-out测量自己的芯片,它在你的实验室,这是至关重要的任何类型的现代知识产权公司,”卡普兰说。“事实上,多数主要芯片制造商做自己的测试芯片项目,因为证明一个IP IP供应商的测试芯片是不够的,因为它实际上可能仍然有问题在客户的应用程序,因为那里有脱节。例如,我们使我们的电力供应完全干净。我们给IP测试芯片上的每个优势,即使我们有噪音发电机和其他事情打扰它,很有可能,那些不以同样的方式表现客户的芯片。用心良苦,但我们不可能知道我们的客户的具体环境。因此,几乎所有的主要的芯片公司折扣IP供应商的测试报告。他们中的大多数内部组织,他们称测试晶片组或质量组内部IP和证明它。”

制造节点越小,越重的报告和数据。

“如果你看看7海里,第一个有几家公司已经大规模生产,第一个公司准备生产5海里,他们都有内部测试晶片组。有测试芯片结果的关键因素。基本上,他们不希望设计改变后,测试芯片。这是非常昂贵的。进度拖延。它不是昂贵的改变大规模生产芯片,但期望不是我们要使用这个测试芯片进行尝试,然后进行迭代。期望是初步的硅完美,可以这么说,在第一次测试他们的芯片,所以有很多成本和时间表,”他说。

在最先进的IP节点,顾客一般要求模拟和可靠性报告。在这种情况下,高层仿真结果将提供,逐行数据表。“这里的关键是质量的定义是,硅的行为在某种程度上预测的数据表,或者或一个约定文档数据表失败比硅失败没有什么不同,”卡普兰说。“事实上,它们是相同的,所以有很多的工程谈判涉及客户之间,建筑师和IP架构师同意,在一个数据表,包括和定义所有的重要性能指标。没有,我们没有一个定义的质量。”

结论
测试芯片将继续发挥重要作用在帮助IP和SoC设计团队降低他们的风险,并保证最佳的质量和性能。随着新技术和方法开发和完善,工程团队将获得新的资源利用当前和建立节点可能的最高的投资回报率。