中文 英语

作者最新文章

BEOL覆盖和工艺裕度表征的新方法
通过PDF的解决方案- 2022年6月7日-评论:0

本文提出了一种新的检测设计(DFI)方法来表征覆盖层。使用设计辅助的电压对比测量，该方法可以在线测试和监测工艺诱导的OVL和CD变化的后端线(BEOL)特征与蚀刻(LELE)模式。而多色图案方案只选取了部分特征进行对齐。»阅读更多

新型电子束检测和监测技术
通过PDF的解决方案- 2022年5月9日-意见:0

在本文中，我们报告了一种先进的电子束缺陷检测工具(eProbe®250)和由PDF Solutions构建并部署到4nm FinFET技术节点的Design-for-Inspection™(DFI)系统。该工具具有非常高的吞吐量，允许在最先进的技术节点中在线检测纳米级缺陷。我们还提出了eProbe应用程序…»阅读更多

先进的高通量电子束检测与DirectScan
通过PDF的解决方案- 2022年3月8日-评论:0

光学检测不能解决高级节点的关键缺陷，也不能检测到地下缺陷。特别是在7nm及以下，许多成品率和可靠性致命缺陷是光刻、蚀刻和填充之间相互作用的结果。这些缺陷通常会有十亿分之一(PPB)级别的故障率。传统的eBeam工具缺乏测量PPB级别故障率的吞吐量。一个……»阅读更多

将机器学习与先进的离群点检测相结合，提高质量并降低成本
通过PDF的解决方案- 2020年11月9日-评论:0

在半导体制造中，制造的集成电路的低不良率是至关重要的。为了最大限度地减少设备输出缺陷，运行了数千个电气测试，测量了数万个参数，而超出指定参数的模具则被视为故障。然而，传统的测试技术往往不能保证可接受的质量水平。鉴于t…»阅读更多

表征新兴存储器的短流量测试阵列的设计和测量要求
通过PDF的解决方案- 2020年7月7日-评论:0

新兴的非易失性存储器对于嵌入式和存储类应用越来越有吸引力。后端集成存储单元的开发面临的挑战是学习周期长和晶圆成本高。我们提出了一种基于短流的描述内存阵列使用交叉点阵列的方法。通过详细的设计需求分析和可测试性分析，验证了该方法的可行性。»阅读更多

IEEE S3S 2019 - FDSOI技术的表征挑战和解决方案
通过PDF的解决方案- 2020年6月8日-评论:0

FDSOI技术已被提出作为一种替代器件缩放路径，它提供了可调谐的优势，优越的静电晶体管，同时保持平面集成的简单性。新的设备类型和集成元素在整个技术生命周期的设备和过程表征和监控方面带来了挑战。本文介绍了该方法的成功应用。»阅读更多

7nm及以下工艺的良率和可靠性挑战
通过PDF的解决方案- 2020年5月26日-意见:0

布局设计规则已经非常积极地扩展，以实现没有EUV的7nm技术节点。因此，在大批量制造(HVM)中实现可接受的性能和良率已成为一项极具挑战性的任务。系统产量和参数变量已变得相当重要。此外，由于覆盖公差要求和不断减小的工艺窗口，需要进一步改进。»阅读更多

整体产量改良方法
通过PDF的解决方案- 2020年4月6日-评论:0

随着新产品和新工艺以加速的速度引入集成电路制造，由于设计和工艺之间的相互作用增加，良率学习和提高变得更具挑战性。相对于随机缺陷导致的良率损失，系统良率损失机制变得越来越重要，因此初始良率提升过程变得更具挑战性。“假日…»阅读更多

高性能混合信号技术的电路-器件协同设计
通过PDF的解决方案- 2019年10月7日-评论:0

片上系统设计要求模拟和数字块的低成本集成。通常，在器件设计周期的早期没有充分考虑模拟需求，导致器件不适合模拟组件。本文提出了一种创新的方法，用于推导基于一组性能电路的综合器件规格。»阅读更多

设计兼容源掩码优化(SMO)
通过PDF的解决方案- 2018年9月20日-评论:0

源掩模优化(SMO)是将193水浸光刻技术的应用扩展到22nm技术节点所必需的。尽管SMO在量产方面正在积极推进，但这种技术的布局设计含义还没有被公开讨论。本文研究了布局设计风格对逻辑存储器和SRAM同时SMO的影响。特别是改进者……»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu