为更长的寿命分级芯片

弄清楚如何对芯片进行分级变得更加困难，因为这些芯片被用于应用程序，它们应该可以使用几十年而不是几年。

在制造过程中，半导体通常要经过一系列涉及性能和功率的测试，然后据此定价。但这不再是一个简单的过程，原因如下:

• 在高级节点上，介质非常薄，结构非常脆弱，将探针插入或提高电压都可能导致损坏。
• 封装中的芯片通常是不可接触的，因为没有暴露的引线，这使得它们在封装完成后更难测试——尽管芯片可能在包装过程中损坏。
• 随着时间的推移，小缺陷是否会引起问题并不总是显而易见的。这通常取决于最终应用程序、个人用例和环境条件，所有这些都可以以不同的方式对设备施加压力。

虽然理解如何测试这些设备需要在设计周期的最前端考虑清楚，但在整个制造过程的各个测试步骤中，问题就开始了。

“这在很大程度上与获取渠道有关，”英特尔半导体事业部副总裁兼总经理Doug Elder说OptimalPlus．“即使你可以访问设备，你也只能探测它们一次。而且设备的成本越来越高，你需要找到不同的方法来测试它们。对于某些设备，包装和尺寸限制了使用。现在大部分芯片仍然采用线键合的方式进行封装，因此很难获得良好的访问权限，因此必须进行目视检查。如果你认为7纳米技术很有挑战性，那么在5纳米技术上，所有人都摇头了。系统级和功能测试变得越来越困难。”

在某些情况下，例如人工智能芯片，甚至不清楚如何比较芯片。算法几乎每周都在变化，人工智能系统将围绕不同的用例进行优化。因此，AI系统中的性能和功耗可能会因芯片的不同而有所不同，并且可能会因用户和位置的不同而有很大差异。

“就该领域的失败率而言，我们在领先节点上运行了很长一段时间，以消费者为导向。这种方法对于要求更高可靠性的应用程序来说有点可怕，”公司工业和客户协作高级总监Chet Lenox说心理契约．“为了更好地服务于这些应用，我们正在开发技术，使我们能够利用来自fab的数据来帮助预测现场的可靠性。当然，应用机器学习是其中的关键部分。在过去，大多数是这样检查而且计量数据用于晶圆厂的纯工艺控制。为了在生产线的末端获得可接受的参数，我们可以识别偏差，找出缺陷paretos，降低那些缺陷，并保持cd(临界尺寸)在控制范围内。最后的仲裁是排序/良率和最终的包装测试。我们现在面临的事实是，最终的电气测试不会发现潜在的可靠性故障。我们需要使用我们拥有的所有数据，包括晶圆厂检查和计量结果，以发现潜在的可靠性问题。”

这使得根据芯片在市场上的价值对其进行评级变得更加困难，甚至在某些情况下预测芯片随着时间的推移将如何运行。一个芯片在制造后可能会比另一个芯片更快或更低的功耗，但随着时间的推移，结果可能会发生显著变化。

公司高级解决方案副总裁Dennis Ciplickas说:“你必须有计量学才能发现明显的问题。PDF的解决方案．“你还会测试芯片失效模式，进行动态测试，在制造过程中，你会将这些测试循环起来，并将两者连接起来。如果一个模具中有传感器，你可以测量这些传感器以及它们与其他模具的区别。有可能进行更有效的模具整体测试。这更复杂，有更多的电测量。但你可以用它来理解芯片的行为，以及如何测试它。”

然而，理解和行动是两回事。测试过程本身也变得越来越复杂。Ciplickas说:“你在测量芯片的不同制造层、图案的形状和电流流，以及它们是如何隔离的。”“你也有有源电子传感器，具有单独的设备结构行为。这些可以在不同的操作条件下改变。如果你在看2.5 d你需要观察不同的温度，以及温度如何随时间变化。这就是我们看到的模内传感器，这是一个全新的领域。”

测试和检验问题
由于各种原因，弄清楚测试什么以及何时测试变得越来越复杂。

“我们仍在根据测试对设备进行分类，但有些流程可能需要重新测试10次，因为你关注的是产量而不是质量，”公司业务发展经理帕特里克·茨韦格斯(Patrick Zwegers)说yieldHUB．“现在你可以分析这是工艺故障还是产品故障，随着今天的技术，越来越有可能根据设备随着时间的推移而产生的行为来分类。我们一直在与一位客户合作，将大量信息编程到设备中。我们也可以编写关于过去测试中发生的事情的信息。”

这很有帮助，因为测试本身会对芯片或晶圆造成损坏。

“许多制造商热衷于非接触式光学检验并将其与功能测试、缺陷和最终产量相关联，以提高整体产量和生产率，”公司总裁兼首席执行官Subodh Kulkarni表示CyberOptics．“模拟和破坏性测试继续发挥作用先进的包装但随着高级软件包的价值上升，破坏性测试就不需要了。”

异构集成
测试也变得更加复杂，因为越来越多的异质组件被塞进一个芯片或封装中。

“传统上，晶圆测试发生在半导体工艺的中间阶段，即前端晶圆制造完成之后，后端组装和封装之前，”晶圆测试的首席营销官Amy Leong表示形状因子．“现在，由于采用了新的异构集成技术，每片晶圆都经过了更彻底的测试。例如，先在晶圆制造后，再在晶圆切丁和模具堆叠后，再对异质集成晶圆的各种模具进行加工。为了确保足够好的模具，测试内容也在增加，这从高速设备验证的要求和更高的测试时间就可以看出。”

进行这些测试所需的测试设备也发生了变化。“探针卡，连接ATE(自动测试设备)和晶圆的测试接口，需要探测直径为25微米及以下的微小凸起，”Leong说。“你需要高接触精度的MEMS探针——成千上万个探针精确地放置在彼此45微米的距离上，用低力不会损坏包装凸起。这些MEMS探针每个探针有1或2克的接触力，而传统探针的接触力为10克。最大的挑战是如何通过探针与各种微碰撞材料(如铜或SnAg)之间的稳定接触来实现出色的电测量。”

图1:形成TSV互连的微凸起。来源:形状系数

另一个巨大的挑战涉及测试条件，无论这是一个封装中的单个芯片还是多个芯片。问题是，芯片需要在其使用情况下进行测试。对于汽车集成电路来说，这可能高于150°C，并且可能需要毫米波测试速度5克通信集成电路。

另一个巨大的挑战涉及设计的模拟部分，无论是一个芯片中的单个芯片还是多个芯片。就像汽车或5G中的芯片一样，任何模拟设备都需要在其使用情况下进行测试，并且需要随着时间的推移重新校准，因为模拟电路往往会漂移。

“没有一个标准化的方法来实现测试覆盖率模拟硅学习产品营销经理马修·诺尔斯说Mentor是西门子旗下的企业．“使用模拟技术，你通常会查看历史数据和回报。大多数时候，由于风险规避，公司会进行过度测试，而用于测试的数字和模拟工具是分散的。”

对于正在执行的测试和正在测试的系统，分区带来了另一组挑战。所有这些计算元素都需要同步才能获得良好的结果。但是，预测这种划分的不平衡变得越来越困难，因为并非所有的数据都是一致的，结构也完全相同。这使得比较一个芯片和另一个芯片变得更加困难，但也使得对它们进行评级更加困难。例如，对于一个汽车摄像头图像传感器来说，在一个双摄像头子系统中匹配另一个图像传感器比拥有一个性能略快的图像传感器更重要。

先进的封装解决方案也是如此，芯片可以根据各自的性能和功率来匹配，而不是根据它们与特定规格的接近程度来匹配。仅仅因为一个芯片处于可接受的行为分布，并不意味着一个封装中的所有芯片都将在可接受的参数内整体表现。

“汽车有很多不同的模块，”福特汽车业务发展高级副总裁Rich Rice说日月光半导体．“如果你选择其中一个模块并创建一个SiP这完全是模压成型的，内部使用半导体互连，你会得到更高的可靠性。如果半导体互连做得正确，这本质上是较低的责任。对于汽车应用，SiP将提供更可靠的解决方案。”

解决不同的问题
与先进的封装相结合，更多的在线和现场传感器被用于收集数据，并帮助芯片制造商和系统供应商了解设备在现场的老化情况。

挑战在于充分理解这些设备，从而做出预测。“你从一个还可以的系统开始，在那里你没有你所知道的故障，”Olaf Enge-Rosenblatt说弗劳恩霍夫IIS适应性系统工程部。“所以你进行初始测量，随着时间的推移，你会了解它的行为方式，你会检测信号模式的趋势和变化。在此基础上，使用趋势分析来识别异常。但第一步是描述一个好的系统，这意味着你不仅要看经典的测量，比如振动，而且要包括特定操作中的所有条件和参数。如果一个轴以一定的速度旋转，如果它改变了，你就能看到或解释附加的振动发生了什么。不过，你不能总是用单一的振动源看到这种情况。你需要观察一个完整的系统，并寻找趋势。”

结论
理解所有部分是如何组合在一起的并不总是显而易见的。在某些条件下，一个芯片的缺陷可能会导致整个系统故障，但在不同的位置或不同的使用场景下，在其整个生命周期中都不会引起注意。它甚至可能因测试设备而异，当设备开始老化或在容量紧张的情况下持续运行时，已经执行了数十万次的测试可能会导致问题。

“我们的很多收益智慧并不适用于异质集成，”Leong说。“传统的缺陷模式是从晶圆的中心到边缘，但对于异质器件，这并不一定有效，因为你可能会从晶圆的不同部分重新组装成一个新的晶圆。你也可能会有非常规的晶圆地形和热环境后，4或8个芯片堆叠。所有这些新的制造挑战都需要创新的测试和测量解决方案。例如，我们最近发布了Altius产品，不仅可以测试IC，还可以测试高级封装中桥接电路的硅中间物。”

如何确定哪个比另一个更好，或比另一个更有价值，还远远不清楚。复杂性正在整个供应链中蔓延，过去相当简单的比较在今天已远非简单。

相关的
数据分析与测试知识中心
特别报道、头条新闻、白皮书、视频等
考试成本飙升
在安全和关键任务市场中使用更复杂的芯片正在改变制造业的定价公式。
在芯片制造中利用数据
PDF Solution的CEO谈到了分析和人工智能对半导体设计和制造日益增长的影响。
提高芯片可靠性的不同方法
实现零缺陷需要在新的地方进行更多不同种类的测试。