测试的挑战要求可靠性增加

强调质量改善半导体开始远远超出仅仅是数据中心和汽车应用,ICs在任务中发挥作用——和安全性至关重要的应用程序。

但这种关注提高可靠性从而整个增大压力测试社区,从实验室到工厂和领域,在晶体管密度持续增长的产品,许多设备都针对不同的细分市场进行了优化。有更多的设备测试和一些测试过程本身也变得更加复杂。而不是传统的电信号测试并确保足够的权力交付给系统中各种组件,测试现在必须考虑机械处理裸死,同时热管理和权力配置文件,以及材料工程管理挑战的调查,联系和管理热和权力配置文件。

更糟的是,每个新技术节点和异质性,测试是采取更多的时间,从最初的规划如何测试实际的测试时间。它从一个设计可以有很大区别,甚至从一个铸造,在同一细分市场。所以芯片/ chiplet用于一个异构包的行为可能会差异很大,同一芯片/ chiplet在另一个包。一个可能包括硅光子学,而另一个使用标准的电气连接。即使在应用芯片,用例可能差异很大芯片用于电网和电动汽车。

测试是所有这些应用程序的需求和用例。与过去不同,然而,组件种类和电路密度增加;他们往往测试不同于过去。投入的角度来看,各种组件的开发和更新固件,甚至制造过程发生在不同的时间表。但质量需要一致的所有设备,即使有多个选项,把这些设备在异构集成产品。

“今天,大约有15个不同的包装技术可用,“说Yervant Zorian,首席架构师Synopsys对此。“但在每种情况下,连接是由不同的材料,他们可以在制造各种挑战,像弱联系。更能导致静态或动态的缺点,如在高速领域。你怎么测试?如何监控?我们如何确保他们的速度是正常运行,虽然您可以调查他们和它们之间。所以,DFx解决方案是必要的。”

技术和行业未来十年的驱动程序
半导体测试挑战可以有很大区别,根据被测试的技术和市场,最终将被使用。这可能是基于最先进的流程节点技术,或者它可能包括先进和成熟的过程技术运行在不同的电压和速度,和不同的预期寿命。这些也可以行业有很大不同,这决定了yield-quality-cost三角形的决定。但是在所有情况下,选项的数量和可能的排列是迅速增加。

“汽车行业零件预计驱动开发为下一个十年,如果不是更多,“说Vineet Pancholi测试技术的高级主管公司。“高速数字逻辑、混合信号车载信息娱乐、电力离散开关,和MEMS传感器产品在汽车领域应用产品。手持和可穿戴的市场,与低功率射频应用NB-IoT预计将继续在卷,爆炸。在先进的2.5 d和3 d封装ICs,商品化与chiplets将继续推动发展,跟上摩尔定律”。

如何测试这些不同的设备往往取决于体积和质量的期望,并针对终端市场。

“有很多不同的尖端客户,他们在不同的领域,”里克·伯恩斯说,总统的半导体Teradyne。“有客户在手机市场巨大的卷。经济主导一切,因为数量是如此之高。客户在这个前沿看他们的测试解决方案的成本和收益优化的机会。但同时,对于云客户不是经济学。对他们来说,这就是能力。他们想要复杂性水平曾经是不能得到的,这就是他们需要走。”

云提供商的真正价值是正常运行时间和成本的设计,制造和测试显著低于消费电子应用程序。因此,云提供商可以证明长期测试过程的成本和投资更多的定制解决方案。相比之下,产品成本压力驱动一组完全不同的创新。

“继续增加对质量的关注,每个人都开车,”基斯说他,副总统的技术和策略美国效果显著。“这咒语的零缺陷是每个人都想要。没有这样的事,但我们需要使用所有可用的功能尽可能接近。同时,总有这强调降低成本。”

实现这些看似不兼容的目标需要考虑质量随着时间的推移,预处理和post-manufacturing——以及在制造各种插入点和/或包装过程。

“对我来说,一个挑战是改变断层模型真正占发生了什么最新的CMOS技术。第二是使用更多的在显示器和阿拉伯学者,”首席技术官Andrzej Strojwas说PDF的解决方案。“第三,是解决异构集成测试的挑战,因为有很多——例如,匹配chiplet之前装配性能。设计公司开创性的使用这项技术,像AMD,注意到这个要求。”

因此而不是仅仅依靠传统的通过/失败的决定,测试是随着时间的推移变得更微妙、更普遍。这是至关重要的,因为世界上有一个贪得无厌的胃口死4个多亿的晶体管。一起来挑战会议质量水平在不同的步骤,管理测试数据分析,和移动大量数据的设备在他们的预期寿命和更小的针集。

提高产品质量
较大的计算soc超越数据中心,为汽车和其他高安全性的应用程序时,“零缺陷”的口号是在晶圆厂,晶片测试,组装和封装测试设施。最近的报告从元和睁眼的工程师沉默的数据错误(又名腐败执行错误)引起了国旗的微妙的自然从过去错误行为无关紧要的生产异常。现在略有增加接触电阻或一个小晶体管参数的转变会导致轻微的路径延迟,但只有与特定的输入和周围电气热环境会导致失败。这些行为需要先进的故障模式。

在过去的10年里,微妙的制造缺陷的行为被描述为边际缺陷或系统的缺陷。一般来说,这些都是归因于激进的设计规则不完全占光刻技术之间的相互作用,腐蚀,填补流程步骤。甚至在制造能力准则并不能消除这些问题。某些布局这些交互模式有更高的敏感性,导致缺陷的概率更高。这反过来可能结合过程变异,从而最终影响晶体管的行为在特定的电气和/或热的条件下观察客户的系统。

“与以前的技术,系统的缺陷更自然扮演更重要的角色,”PDF的Strojwas说。“你将无法消除系统的缺陷(收益率限值器)。我们观察在批量生产的是这些系统的缺陷发生,需要筛选。Layout-pattern-specific缺陷模型需要包含在模型生成使用。”

这些先进的故障模式需要更高的考试模式。一些专家指出,系统级测试具有明显的优势,因为工程师可以半小时扫描测试。此外,这个测试插入密切代表一个终端客户生产环境。

“维持一个高挥发性的质量、更先进的故障模型在系统运行需要,”Lee Harrison说Tessent产品营销主管西门子EDA。“这些地址新缺陷,我们才刚刚开始看到最新的节点,但到2033年将变得司空见惯。我们还需要生产测试质量目标系统。”

测试数据已经不仅仅局限于减少字段值失败。它还增加了最终产品交付的价值。构建从DFT嵌入式解决方案例如存储器BiST和逻辑阿拉伯学者,有稳定增长on-die电路监控内部行为,利用遥测提供更有针对性的测试内容更多的测试条件。这些数据也可以在领域驱动设计弹性使用。

”阿拉伯学者广泛采用了很好的理由,“高级产品营销主管Marc Hutner说吗proteanTecs。“SoC的复杂性和测试的成本上升的一个新方法,和阿拉伯学者采取了这个行业向前发展。但是我们需要进一步把它。阿拉伯学者仍有一些缺点,例如,硅区域需要隔离的时候需要在任务运行。或者是通过/失败和不包括应用程序上下文(如类似的操作条件),所以它并不代表缺陷发生在使用。它发现失败时已经影响到设备的逻辑功能。这就是深数据是基于芯片遥测。你真的得到这一切的可见性,但是不支付资源。预测和发现错误之前他们成为真正的逻辑故障。它针对的是失败的前兆及其随时间的变化。”

吃的改进
自动化测试环境产业一直在努力跟上这个不断增长的复杂性,。注意到张量处理器和机器学习功能的gpu,吃公司开发了计算引擎,坐在旁边的测试设备实时识别的缺陷在海啸的测试数据。

“今天的较小的几何图形和增加设备的复杂性需要更多的人工智能/毫升力量加强数据分析,“真嗣日本日置写道,效果显著的战略业务发展总监美国,日本在2022年的半导体。“云中的数据分析用来做或在内部服务器上。测试人员将数据发送到云或服务器,等待分析结果来判断缺陷,失去一个完整的测试时间第二或更多——巨额的财政赤字在大批量制造业务。边计算,另一方面,只需要毫秒,节省测试时间提供巨大的利益。”

图1:毫升模型开发培训周期数据在ACS边缘,这与V93000并发测试和数据分析。来源:效果显著

效果显著和Teradyne提供一个单独的计算资源客户可以使用没有吃程序知道发生了什么。

“我们大部分的客户是更好的分析他们的产品,所以我们采取了不同的方法,也可以很容易地访问该数据提供脂肪管道的数据和从我们的系统在这两个方向,“说Teradyne烧伤。“然后客户可以查看数据提要,可以通过调整活动在测试细胞根据他们收集的信息从他们的数据提要。我们已经提供了本地推理服务器,生活基本上试验机本身的高速网络连接。如果你想做实时处理,客户可以放下自己的加密算法测试细胞操作观察和数据,执行自己的算法的理解,然后应用一些控制基于他们观察。”

销的问题
今天测试的重大挑战之一是提取死亡或打包的数据部分。年前,微处理器供应商放弃只测试针销可用性成为约束,转而选择重用现有的针。但这些低速针不再足以scan-based测试所需的数据量和遥测数据。吃和EDA公司合作使用并行转换器接口,如作为PCIe、本地协议。

“测试所需不再仅仅是这个税收实现斜坡屈服,”罗伯Knoth说,产品管理总监节奏数字&签收集团。“现在,突然之间,一个高带宽通道数据的芯片,从最小的水平最大水平pre-silicon post-silicon制造业。很多基础设施我们实施测试可能是唯一能够使这种我们谈论的遥测。这是高带宽的I / O,在设备。如果你开始使用高速I / O功能进行测试,你打开一个巨大潜力的生产测试成本降低,以及在系统可用性测试。这是下一个大的前沿。”

图2:增加串行协议,吃了数据率。来源:节奏

其他人也同意。“争夺这些可用的I / O设备和能力有专门的通用I / O引脚专门为测试总是萎缩,“西门子哈里森说。“拥抱功能高速接口允许重用现有的接口以及流数据的能力更快。”

包装问题
这是至关重要的2.5 d和三维集成电路。“我们会失去我们的能力跟传统意义上的芯片,“效果显著的他说。“你开始知道好死,你已经测试了它,现在你将其集成到别的东西和它就变成了一种装配工作。你还需要再次测试,但是你不再有任何访问。所以你必须通过一个或多个芯片进行通信为了得到你想要或需要的数据。”

业内专家强调多个测试挑战需要支持异构集成系统的预期增加,特别是当chiplets。而无处不在的已知良好(即死去。零电路缺陷)问题是持续的文明程度的测试,有深思熟虑的战略,解决这个期望。这些范围从文明程度提高输出质量测试所有半导体技术和设计弹性增加复杂的逻辑设备。

“异构集成有很多挑战广泛采用,其中许多Chiplet峰会上讨论了2023年1月,“说proteanTecs Hutner。“有重大盲点测试die-to-die接口和知道它们是如何工作的。今天大多数接口包括一个伪随机位序列测试模式,说接口是在一个特定的工作条件。它没有说如何接近失败,只是在一个特定的工作电压和频率。随着时间的推移和压力下,接口的性能会改变,可能导致错误的车道和早期生活失败。chiplet经济将需要进一步的监测功能,使评价的任务模式和互连健康时提供指导修复或替换一个单位。”

结论
测试复杂的芯片和先进的包正变得越来越有挑战性,但是测试世界一直积极发展解决方案,达到好不仅仅是最终的测试。测试过程开始在设计周期的早期,DFX和遥测架构,现在扩展到田野,在设备可以从老化监控总失败。同时,渐进实现0 DPPM意味着制造业测试无法检测所有缺陷但更多的数据被实时进行分析,以达到产品的yield-quality-cost三角形。

测试花费的时间比过去先进节点,但也被用于跟踪和分析。芯片是密集的,包互联更复杂和脆弱,和包装的数量选择利用芯片架构师继续增长。然而测试仍然是可行的,必要的,非常有弹性的面对所有这些变化。