不缺乏替代材料,包装和建筑选择成长,许多创业公司都跳。
开发芯片的成本上升7海里加上扩展撬开了闸门的好处为各种不同的选项涉及新材料、结构和包装被忽略或没有完全开发的过去。
其中的一些方法与新市场密切相关,如辅助和自主车辆、机器人和5克。其他涉及新技术,如人工智能的应用在不同的市场,或者在数据中心云类型超大型架构。是什么改变了过去12个月左右,现在有更多的选择和更细微的选择。它不再仅仅是选择一个处理器或内存基于一个特定的铸造过程。
这种转变已经影响了整个制造业,就是明证GlobalFoundries”决定呆在14 nm,取消计划7海里。联华电子同样已经停止在14 nm,至少现在是这样。继续提供多个finFET的过程,但它们同时扩大在其他方向的努力。例如,GlobalFoundries在上下了很大的赌注FD-SOI,而联电正在推动汽车重要组成部分。
好处还有待在扩展到7海里,特别是在低功率方面。最大的担忧之一是动态功率密度,但等新技术gate-all-around场效应晶体管可能会缓解这个问题,因为他们可以在低电压静态泄漏少。估计有20%的改善性能也可以获得移动到下一个节点,而低于30%到50%的涨幅前一节点,它仍然是重要的。
“客户势头持续顶部10或20专业公司,”鲍勃·斯蒂尔说,铸造营销高级总监三星电子。“仍有推动更高power-sensitive晶体管密度和所有这些应用程序。与gate-all-around nanosheets 3海里,可以降低V笔名。允许您运行在较低的电压,这是很重要的数据中心和人工智能应用程序,因为它提供了一种节能。”
但成本仍然是一个主要因素。后面所有的这些发展,这些设备的经济发展正在发生转变。多个报告和分析指出3 nm设计成本超过10亿美元,虽然数学仍然是投机,毫无疑问,每个晶体管或每瓦成本在每一个新的节点。使制程芯片公司很难竞争,但它是少的问题系统的公司如苹果、谷歌和亚马逊,所有这些都正在开发自己的芯片。所以在数十亿单位而不是均摊费用,哪些芯片公司,这些公司可以埋葬开发成本价格的一个系统。
芯片公司显然不能这样做,所以他们正在推动在一个完全不同的方向。这就是为什么半导体行业正在探索各种新选项。
但当他们看不同的选项,它也开始增加不确定性多少卷铸造厂和设备制造商可以看到在最先进的节点。反过来,影响速度能力需要添加多少他们投资于新工艺,设备和材料。
“挑战在于如何最小化风险,或在最先进的节点,如何控制风险,”John Chen说营销总监联华电子。“这就是为什么这些节点的容量不是太大。你想在这些节点添加容量非常缓慢,这对顾客产生影响。”
容量限制力更大效率的供应链。因此,规格严格,设计规则甲板长大和过程开发工具包包括大量的保证金,陈先生说。
比赛的材料
这种携带到材料世界。有一系列新材料被引入因为各种各样的原因,一些涉及权力,一些成本,其他的可靠性。
例如,英特尔正在使用钴金属层的减少电迁移会影响芯片的可靠性,同时为其他层使用铜。III-V和族化合物的化合物也被用于许多专门的应用程序,每个提供不同大小的带隙。
而不是从零开始,不过,大多数的这些材料至少部分审查近年来研究人员准备更高密度制造业和同步放缓摩尔定律。
“我们已经做了更好的工作在过去的5到10年的测试大量的材料和选择比我们之前所做的,”David炸说,首席技术官Coventor林研究公司。“当有人发布一些结果与新材料或系统,这并不奇怪,因为我们看到一些好的数据的XYZ公司年前当他们试过这种方式。所以有好感觉他们可以做。它仍然是非常具有挑战性和创新性,它需要大量的工作。但它不是从天上掉下来。”
这是特别重要的半导体制造业,原因产量和终端市场的可靠性。当芯片找到更多的工业、汽车和其他高安全性的应用程序时,可靠性是一个日益严重的问题。
“我们正在做的是某种类型的进化发展,至少从一个元素的今天发生了什么还是在上一代,“油炸说。“从短期的角度来看,有一些新材料了吗?不。这种情况不会发生,因为我们已经试过所有的元素周期表,我们有一个很好的理解这些材料。”
FD-SOI是一个典型的例子,它提供了另一种选择的成本上升,在最先进的节点能力有限。FD-SOI已经使用了十年的一部分,提供更好的绝缘以及身体偏置使用现有硅制造技术。但是他们的使用是有限的。作为半导体经济转变,和5 g和等新技术人工智能推出,需求迅速增加。
“22纳米有很强的需求,”杰米·谢弗说,高级GlobalFoundries产品线管理主管。“我们有55客户胜11产品tapeouts为止。预计将有17到今年年底,和50到2019年底。也有强劲拉动12海里毫米波5 g和增强和虚拟现实。我们希望滚出来2020年下半年和2021年上半年。批量生产将于2020年底或2021年初。”
FD-SOI的边缘设备将成为一个重要推动力。在过去的一年里,人们普遍认识到,将生成的数据太多了传感器集中处理一切事情,所以计算需要做更多的工作在或接近传感器。芯片为基础针对fd - soi比finFET-based大大减少昂贵的开发设备,因为他们不需要在22纳米以上多模式,他们可以用更少的关心在显著降低功率泄漏比其他平面的实现。
“一个大问题是chip-package互动,FD-SOI最大的优势之一是,它可以利用很多14垂直距离技术(在22 nm), " Schaeffer说。”另一个关键好处是身体偏置。另一种选择是电压缩放,但加速降解的含时绝缘击穿(TDDB)。所以我们开始看到人们用身体偏置补偿老化的一生。随着时间的推移,您可以监视它如何执行使用在线监测。”
三星同样是促进FD-SOI除了finFETs。“我们开始之间的竞争是FD-SOI finFETs,”斯蒂尔说。“但FD-SOI获得很多牵引在新市场。NXP是一个很大的支持,有很多产品的管道。这些都是非常互补的技术。”
他指出,平面和finFET技术都被汽车1级合格。(1级资格-40°- 125°c)
包装的争夺
除了所有这些,相当于另一个对冲铸造厂,先进的包装。这种方法添加多个芯片到单个包支持所有主要的铸造厂以及所有的大OSATs。
包装并不新鲜,但这是获得更多的关注。它也变得越来越复杂。并质疑包装最终是否会影响扩展,还是advanced-node芯片将用于包与其他older-node芯片。有多个原因继续扩展。
“有些是宗教,有些包装密度,”克劳斯Schuegraf说,副总统的新产品和解决方案PDF的解决方案。“很多人工智能是搬到大的芯片,这意味着扩展是很重要的。但multi-chip模块为高性能计算绝对是回来了。手机都是这样的。”
包装增加了一套自己的挑战和好处。
“分区将是关键,”Schuegraf说。“不仅仅是一个技术节点。可以减少变异性的建设。但你必须确保每一个芯片是已知的好死。如果你想开始燃烧在multi-chip模块,和你有很多的硅sources-maybe甚至同一fab-you需要确保这些都是可靠的,它不会失败在老化。这是一个巨大的成本。不仅仅是1块硅。你可能要扔掉8或10块昂贵的硅,可以限制单个集成电路的质量。”
有大量的工作进行整个半导体供应链改善工具先进的包装,这将增加一些一致性设计流程,以及从实验的选项扇出来2.5 d,3 d-ic,system-in-package甚至chiplets。大多数专家相信这将在几年前这成为主流足以产生重大影响成本和上市时间,但先进的包装已经在消费设备的广泛使用,网络芯片和各种定制的应用程序。
图1:包装选择。来源:JCET
“在过去的36个月我们已经听到很多高管说累了的资金摩尔定律进化,”杰克·哈丁说,总裁兼首席执行官eSilicon。“他们告诉我们,他们会把他们的设计师更大的压力来改善这些设计架构。这就是为什么chiplet有未来。人们说他们不会花3000万美元在一套面具,做两个re-spins另外3000万美元。接下来的几个节点将少量的芯片可以驱动卷。”
什么还有待观察是否逻辑和记忆开发7海里,下面将被纳入这些包。
架构卡
与所有这些发展是推动更多的异构体系结构。而不是一个处理器,重点是现在加速器为特定类型的数据。AI的快速扩散使得这个全面的比赛,估计有30创业发展加速器或完全集成芯片加速性能100倍或更多。
这让性能收益比例看起来微不足道,但这些芯片非常专业,他们需要与其它芯片。此外,AI / ML / DL不一定好,所以当芯片架构可以磨练为特定应用程序并不意味着一切都将运行在100 x的性能。
一些人工智能芯片是巨大的,他们通常有数组的加速器加上小记忆非常靠近的加速器。从设计方面的挑战是如何保持所有这些处理元素忙。从制造业所面临的挑战是如何生产这些复杂的芯片有这么多异构元素,其中的起点是数据而不是制造规则甲板或标准的设计流程。
这是特别困难的在边缘设备,至少有一些实时的处理需要发生。
“我们确实看到需要更多处理边缘,这是造成很大的破坏,”弗兰克说,铁产品管理高级主管Rambus。“通常你需要少量的动态随机存取记忆体在网络的边缘。现在我们看HBM和GDDR6。在汽车,你必须每秒200字节的数据,并实时进行分析。”
结论
如何将这些不断发展的体系结构设计,制造和包装并不是完全清楚。很明显没有新的选项出现短缺,而不是所有的工作。很难铸造厂,设备公司和材料供应商制定长期计划,这就是为什么许多人继续谨慎。
在过去,有一个路线图和一个明确的投资方向通过制造芯片设计的未来。路线图不再存在。方法和技术赢得,哪些失败,是任何人的猜测。但每一个选项需要大量投资,很难选择银行,当你不知道这些选项会逗留多久。
有关的故事
|
|
|
|
|
|
|
|
|
