如何真正chip-last流程与chip-to-wafer (C2W)焊接技术可以解决RDL-base插入器流行的挑战。
扇出Wafer-Level插入器包包装(流行)设计有许多优点为移动应用,如低功耗、短信号通路,小形状系数和异构集成描述。此外,它可以应用于各种包装平台,包括流行、System-in-Package (SiP)和芯片规模包(CSP)。这些优势来自先进的互联技术称为再分配层(RDL)。
然而,特殊RDL-base平台需要dual-side rdl在顶部和底部双方堆栈上另一个包。在单一的流程流,这意味着第二RDL只能编造完所有第一RDL和组装过程,如倒装芯片焊接,成型,研磨。因此,这个流程不是那么有利non-PoP类型平台因为芯片第二RDL过程中可能会丢失。
在本文中,为了解决这个RDL-base插入器流行的挑战,一个真正的与chip-to-wafer chip-last流程(C2W)焊接技术。结果提出了构建和测试一个RDL-base wafer-level插入器流行大小为12.5 x 12.5平方毫米,厚度0.357毫米包括焊料球。底部一侧有一个3 - layer RDL结构和包叠加的顶级RDL 1-layer结构。这些rdl实现铜(铜)线和5μm / 10μm线&空间(L / S)和铜焊(铜)空心球(CCSBs)用作垂直互连组件。硅模具和CCSBs联合质量可靠性测试确认。测试工具打包了所有的可靠性测试的抗湿性测试(捷运)L3、温度循环、条件B (TCB) 1000周期,和高温存储(高温超导)1000小时。
点击在这里继续阅读。
|
|
|
|
|
|
|
|
|
|
|
|
留下一个回复