制作3 d结构和包更可靠

转移到较小的垂直结构和复杂的包装方案是紧张现有测试方法,特别是在异构组合在一个芯片上,multi-die包。

这些设备的复杂性与放缓比例激增,随着芯片制造商转向建筑解决方案和新的晶体管结构而不是仅仅依靠收缩特性来提高性能和降低功率。增加漏电流在每个新节点,不能规模电线,和一个整体上升的数据量需要处理芯片制造商不得不添加不同的闸门结构晶体管和某些组件移动芯片,包括模拟块和一些记忆。

而所有这一切工作,出现了几个问题。其中包括:

• 现有的测试和检验方法正在紧张,部分原因是显然有更多的组件和部分原因是现有工具无法看到的一切紧密的三维结构。
• 垂直包装选择了部分甚至整个芯片无法企及经典测试和检验方法一旦绑定在一起。
• 一些最先进的设备预计将比过去长时间工作,与部分始终完全”“国家预计将持续几十年而不是几年断断续续的服务。在高安全性的应用程序时尤其如此,失败是潜在的危险。

解决方案确实存在一些问题,但没有一个是完美的。在许多情况下他们添加时间制造过程,增加成本,这已经很高。即使这样,有很多的事情可能出错。例如,从不担忧的潜在缺陷在过去当先进的芯片被用于不到几年使用延伸时可能会导致问题,尤其是在汽车应用可以极端的环境条件。此外,当死亡或晶圆键合在一起,它们可以被损坏或变形,焊球和各种极端压力大小的疙瘩。

在过去,铸造厂OSATs解决这些问题,推动收益率通过限制选项的数量。但与先进的包装,许多已经高度定制的解决方案实现的日期。

“似乎每个制造商使用稍微不同的过程先进的包装,创造机遇以及挑战,检测设备供应商,像我们一样,”首席执行官Subodh Kulkarni说CyberOptics。“非接触式和非破坏性检查的光学成像一直是非常重要的半导体工艺。然而,许多先进的包装过程叠加或嵌入等重要领域的直接视线失去一次过程一步完成。所以,许多制造商热衷于做非接触式光学检验在进程之间存在的机会,和相关功能测试,缺陷和最终产量提高整体产量和生产力。仿真和破坏性试验继续在先进的包装中发挥应有的作用,但与先进的包的价值上升,破坏性试验并不满意。”

破坏性测试包括厨房,像方法——把芯片放到烤箱加速老化,以及多个探针插入设备,选择性地蚀刻部分包和检查他们强大的显微镜下寻找缺陷。但随着几何图形继续萎缩,但并不是所有的这些缺陷可以发现在制造业。虽然建模与仿真是很重要的,他们并不总是抓住一切。

通常这些问题随着时间的推移被发现和反馈到生产过程。但随着广泛的定制高级节点,通常伴随着先进的包装,这种反馈循环是有限的。

新问题的新方法
这促使许多跟踪缺陷的新方法,在制造业和设备在使用后。

例如,芯片的行为数据可以从高水平进行分析,并基于这一行为所做的更改。

”的解决方案之一2.5 d包装是监控HBM接口,”伊芙琳兰德曼说,首席技术官proteanTecs。“2.5 d,你可能由不同公司生产的芯片。“这本身增加变化和问题的风险。最重要的是,有限制你可以直接测试,组装后没有可能性。公司所需要的是一种获得可见性组装设备和系统,以检测边缘参数,这样避免受伤和系统故障。”

最重要的要注意,什么也不会发生。随着时间的推移芯片失效或降低。在设备上通过密切关注在线活动,特别是在接口层面,微妙的变化可以被探测到,通过外部测试是不可见的。

“如果你走向一个物理失败,你就可以看到这个如果你在定期检查和监控恶化随着时间的推移,”农夫说。“HBM,你可能已经退化的I / O,互连,或HBM DRAM本身。与芯片上的深层数据监测,可以提前知道如果有弱点的一个通道和决定交通转移到一个可用的强有力的车道。攷虑的真正本质的预见性维护。”

提高抽象层次数据分析在multi-chip包和系统尤为重要。虽然缺陷本身可能高度本地化,他们可能不被认可,直到系统与另一个的一部分。此外,一些缺陷可能是微妙的,随着时间的推移,出现漂移等传感器。

“有很多的讨论自适应测试在制造业,一个关键的输入在不断变化,“企业技术研究员Michael Schuldenfrei表示OptimalPlus。“但是而不是仅仅从被测试设备和生产的信息,你想看看整体的所有数据。允许你来检测漂移”。

漂移是所有设备的问题,但时间元素很难查明原因。而漂移可以建模和观察,因为它通常是与衰老和压力有关,典型的校准,而不是找到问题的解决方案在设计或制造。

“缺乏漂移检测很多各次解释道,“Schuldenfrei说。“你需要实时数据访问数据从之前的测试和电流测试来确定发生了什么变化。”

这也就是数字双适合的想法,提供一个参考点来衡量漂移。虽然术语是相对较新的,这个想法已经存在好多年了。它正变得越来越重要,然而,组件的数量增加。了解事情发生了变化需要一个额外的抽象层次,以及高度详细的数字双可以测量的变化。

这条路并不像看起来的那样简单,然而。在许多情况下需要包括领域知识来确定需要及时关注什么,可以忽略。在multi-die包,它变得更加复杂,由于孤立的专业知识。模拟专家,例如,通常很少了解的数字电路或软件。

“专家专家在一个特定的领域,如包装,”Andy Heinig表示组管理器的系统集成弗劳恩霍夫自适应系统的工程部门。“所以他们不得不与他人讨论这个。SoC,它是一个系统架构师可以做出决定。包装,你也有软件和硬件。现在你有三个人,你需要测试不同的迭代,而且可能有10个选项。包的专家可能没有软件支持的知识。”

它甚至变得棘手人工智能被添加到很多设备优化性能。“你看高级仿真,但现在你还添加了情报到包,“Heinig说。“所有这些不同的选项是什么意思?”

机器学习和测试
对检测失败可以显著的影响。但它找出失败的一件事。又是另一回事找出引起的。

机器学习可以帮助在这方面,因为它可以识别模式大量生产和操作数据。”似乎是什么噪音对人类,机器学习可以找到信号,”杰夫大卫说,人工智能解决方案的副总裁PDF的解决方案。”的一个问题是,数据不断漂流和转移,所以从每月客户失效模式变化。需要调整的工具。但你也可能会转变你的数据。然后,你会怎么做如果数据腐败或你不作出正确的预测?”

在芯片制造这是一个特殊的问题,如蚀刻步骤,化学汽相淀积和后端服务是孤立的。

“所有的这些筒仓的数据不一定是合作的最高产量在流程流,”大卫说。“你需要在这种情况下是一种主动的学习,在机器学习用于增强过程你已经做的。如果你使用机器学习预测收益率晶片,一个人需要审查结果。机器学习可以把它80%的方式,人类可以把它另外的20%。基本上你使用机器学习使分析变得更好。机器学习可以让你到目前为止,人类到目前为止可以帮你。你需要结婚。,还可以帮助一些不透明的机器学习和给客户进行反馈控制。”

测试环境是另一个重要的解决方案的一部分。在一个平面的世界里,在很大程度上局限于现实世界的用例。不过,随着越来越多的芯片是添加到包和晶体管和记忆进入第三维,测试环境变得更加复杂。密集的3 d晶体管,不同用例影响动态功率密度、漏电流、热、压力和衰老。这是如此关注的原因之一是处理接近终点。如果可以减少在源数据处理可以是分散在多个设备,而不是集中在一个芯片上或包。

它仍然是未知的7纳米逻辑如何使用finFETs随着时间的推移将执行在汽车应用中,特别是在车辆更集中用于出租车服务比用于通勤和偶尔郊游。时间不是一个选择在这些应用程序中,这意味着没有时间冷却回路。

“我们可能添加测试我们没有想到过去,”Lee哈里森说,汽车IC市场经理导师,西门子业务。“这意味着测试必须被修改。这是一个大量的工作,因为你没有把这到最后的测试。你投入的基础设施。棘手的是你必须明白知道的所有知识产权的全部函数把安全机制。也许IP提供商不是投入最后的解决方案,所以基础设施必须做最后的测试。所以你航运IP用钩子,但是客户需要定义最后的配置,以获得实际的数字。”

台积电指出类似的趋势在去年秋天开放创新平台。Suk李,台积电的设计基础设施管理部门高级主管说客户需要测试功能内置第三方知识产权。

还有其他问题。在每个连续的流程节点,差异是什么在原始设计和印刷什么芯片变得更具挑战性。这可以预先计算和规则甲板设计得到了更大的在每一个新节点。但是变化的影响也可以在先进复合包装涉及多个死因为这些影响是附加的。最重要的是,身体死了,各种互联可以在包装阶段转变。

变化也在新流程中扮演越来越重要的角色,特别是在引入nanosheet场效应晶体管,gate-all-around方法是用来控制泄漏,关掉设备完全。

“我们看到一些巨大的挑战在front-end-of-line nanosheets特别是,我们迅速发展的新特性和功能在我们的工具来满足这些总测量(本校)需求的不确定性,”切特雷诺克斯说,主任为新技术和研发过程控制解决方案心理契约。“有两大挑战nanosheet高亮显示。我们已经有他们的挑战,但nanosheets是使他们更坚强。第一个是z方向的挑战。多年来,我们一直关心的z轴鳍和门配置文件。这些一直都是非常重要的参数,我们测量了他们在顶部,中部和底部使用光学检验工具和CD-SEM工具。这不是新买的,但它是变得越来越重要的确保这些测量是准确的。除了鳍和盖茨,在z nanosheet本身添加了一个更复杂的结构概要。这些测量是困难。你有一个更复杂的三维结构建模,或必须在机器学习算法能够解释的光学数据的晶片。这是一个更大的挑战比旧z-height测量finFETs盖茨和鳍上。”

图1:潜在的缺陷,更少的问题在控制使用条件,随着时间的推移可以变成致命缺陷和压力下。来源:解放军的

未来
这一切甚至开始解决硅光子学等新技术,目前正在看着die-to-die通信在一个包中。而其他的芯片行业应对标准方法测试包,光子学是大多数测试公司几乎在雷达。

“光子学中的一个大问题就是相当于在侧壁粗糙度的数字世界,“Lumerical首席技术官James说池塘。“已经有测试和包装和标准化,但在光子学这仍然需要更多的标准化。有部分的自动化测试机制,但它有更广泛的采用。当你测试系统,使光学测量。仍有标准化的,这需要时间。但测试和封装成本仍然是一个巨大的一部分。”

低温技术,包括量子计算,以及其他一些新奇的技术,如DNA存储,为可靠性、打开广阔的新挑战。到目前为止,这些技术仍然处于实验室阶段。当他们开始推出,整个基础设施将需要建立,以确保一切工作按计划进行。从高水平,广泛的定制,新建筑和一长串的包装选择和方法做出了评估和改善集成电路的可靠性比过去复杂得多,而且它正在发生时设备应该是他们设计的生命周期中持续时间更长和行为可靠。

创意设计是爆炸,但有潜在缺陷的创造力已经系统地孤立和最小化同时为芯片设计存在一个路线图。在它的位置,需要外部和在线数据分析,再加上专业领域在多个领域和潜在的一些新的工具和方法。这些变化最终将成本,在设计如何摊销成本,仍有待观察。