在一个“无法无天”的行业设计芯片

设计芯片的路标正在消失或变得不那么重要。虽然今天的工程师在定制设计方面有更多的选择，但他们几乎不知道什么最适合特定的应用程序，也不知道这些努力的投资回报是什么。

对于芯片架构师来说，这被证明是一种财富的尴尬。然而，这种设计自由伴随着巨大的财务风险和更长的芯片寿命带来的更高的责任。包括28nm节点在内，这些决策都是由ITRS路线图和摩尔定律．但随着规模化带来的功耗和性能效益开始下降，设计和制造三维晶体管的成本开始呈上升趋势，半导体经济开始变得非常不同。

芯片制造商现在可以利用各种不同的选项，创建更多的定制设计，以适应特定的数据类型或终端应用程序。这一点在大型数据中心非常明显，谷歌、亚马逊、阿里巴巴和Facebook等巨头一直在设计自己的芯片汽车在美国，特斯拉(Tesla)和大众(Volkswagen)等原始设备制造商正在竞相开发使用内部设计的硅芯片的日益自动驾驶的汽车架构。但所需的资源和失败的风险也在增加。

所有这些因素对芯片行业以及使用这些设计的系统公司都有广泛的影响。其中包括:

• 新工艺节点的推出正在加速，而不是放缓，但在20nm之后，每个新节点的效益已经缩小到不足20%的功率/性能改进。因此，设计团队正在利用包中系统和/或片上系统来进行越来越异构的设计，这些设计的IP在不同的工艺节点上开发。这使得集成更加困难，并且可能会在不同组件之间产生老化差异，并且更难预测它们在现场随着时间的推移会如何表现。
• 设计正在定制，以应对终端市场以及新兴市场的快速变化，这使得实现规模经济变得更加困难。这些经济效益是基于单一设计制造的芯片数量，以及多代衍生芯片。甚至连IP都是定制的，这带来了涉及时间、验证、可制造性和良率的挑战。
• 终端市场正在努力寻找利用半导体技术的最佳方式，其中一些市场还相对较新。例如，在过去的五年里，汽车原始设备制造商为了寻找最佳方法，已经多次改变了架构。除此之外，各种技术正在推动新的和现有市场的融合，通常来自以前不相关的业务部门。在过去，通常是相邻的市场合并在一起。在今天和未来，这些相邻的可能更难识别，例如在建筑物中用于电池备份的汽车。

简而言之，芯片行业正在以新的方式解体和重组。虽然这为芯片制造商提供了巨大的设计自由，但它也以不明显的方式改变了业务和技术关系。与此同时，这些变化正在颠覆过去几十年的一系列假设，当时的主要目标是更小、更快、更低的功率和更便宜。更让人困惑的是，地缘政治的紧张局势正在催生一种独立的供应链就中国而言，选择和未知的数量正在显著增加。

“这不是关于我们是否能制造出越来越小的晶体管，”英特尔首席执行官西蒙·西格斯(Simon Segars)说手臂．“我们同时在边缘人工智能方面出现了爆炸式增长，这些微型传感器需要利用一套技术。我们有大量的计算在云中进行，你需要担心它的效率。新的网络技术不断发展，需要新的无线和射频技术。它同时通向多个方向，因此很难使用路标。”

其结果是不确定性的程度，以及自早期计算以来从未见过的创造力。

英特尔高级副总裁兼技术开发总经理安·凯莱赫(Ann Kelleher)说:“你要在特定时间为客户提供尽可能最好的产品。”“但你在菜单上有更多的选择，这更像是一个à点菜菜单，而不是一个固定的菜单。在过去，一切都基于所使用的节点。我回到设计实现团队，以及流程和包装之间的设计工作，关于我们如何为给定的产品实现最佳可能的答案，有很多积极的讨论和辩论。”

Kelleher指出，这包括许多因素，如工艺、包装中的不同瓷砖选项、成本和其他特定市场因素。她说:“有很多方法可以达到这个目标，供应链本身也变得复杂得多。”“根据特定的产品及其特定的功能，我们将讨论如何实现最可制造的瓷砖版本以及供应链。”

选择的数量激增，但如何最好地利用这些选择的指导方针正在消失。“在过去的10年里，你可以说，‘我的软件正在改变，所以我可以使用下一代处理器，’”英特尔首席执行官西蒙·大卫曼(Simon Davidmann)说治之．“目前的问题是，没有下一代标准处理器可以适用于所有这些不同的软件问题。”

现在它需要更多的资源——工具、人力、金钱和时间——来开发领先的芯片。在电源方面，挑战包括为晶体管提供足够的电流，以及在晶体管充分利用时如何冷却这些晶体管。关于内存和逻辑应该如何分区，以及应该由谁进行分区，存在一些问题。还有更多潜在的相互作用和物理效应，比如权力、电磁干扰、基片噪声等增加量子效应在最先进的节点上进行竞争。要确保所有东西都得到充分的验证和测试，不仅是在晶片厂，而且是在现场和随着时间的推移，都存在挑战。

由谁设计，为什么设计?
所有这些都对设计有很大的影响，根据规格，芯片或IP块预计能工作多长时间，以及芯片、封装和系统的价格标签。在过去，这是由OEM定义的，芯片制造商将基于有限数量的选项(如工艺节点、功率预算和成本)来构建芯片。通常定义的性能、功率和面积(PPA）.

如今，这种缓冲在很大程度上已经消失。芯片制造商直接与系统公司合作制造芯片，或者由系统公司自己来制造。初始计划涉及一个多学科的工程团队，可能还有一个或多个IP供应商、EDA公司，在大型系统公司和idm(如苹果)的情况下，还包括代工。

在不同的应用程序中，关注PPA方程的哪个部分可能会有很大的不同。例如，在超大规模数据中心环境中设计芯片或模块的成本可能远不如节能设计节省的成本重要，节能设计可以被服务器供电和冷却机架的高成本抵消，以及性能更好的系统可以在给定的占地面积内为更多的客户提供服务。这也可以通过更好的监控技术来抵消，以确定何时需要更换芯片，而不是每四到七年就批量更换设备以避免停机。

微软执行副总裁约瑟夫•萨维奇(Joseph Sawicki)表示:“这是关于真正了解终端用户应用程序是什么。西门子IC EDA．“最终用户应用程序可能不仅仅是简单的数据处理。它可能涉及到与外部世界的接口，它正在改变设计和验证，因此它必须扩展并越来越多地处理在现实世界中运行的最终用户软件堆栈的那些方面，这是在设计方面进行更多的数据处理，在最终用户体验方面投入更多，并且在如何优化设计方面更加全面。”

另一方面，如果它是传感器融合在汽车模块中，设计成本是一个压倒一切的问题。但即便如此，该模块在预期寿命期内与车辆其他组件完美配合的能力可能也不那么重要。

“如果我们考虑过去的扩展，它总是采用更低的工艺节点，更小的晶体管和更大的soc，”Hany Elhak说，该公司产品管理和营销集团总监Synopsys对此．“现在，可扩展性正在成为不同技术设计的不同芯片，为不同的应用定制，这都是一个更大系统的一部分。现在，这种规模正在以不同的方式表现出来。所以这不仅仅是摩尔定律。这是一个系统中的系统。”

图1:IC设计超收敛。来源:Synopsys对此

这些系统中的系统也可以改变。一些最深刻的技术变革正在传统的低技术行业内部发生，这是由更好的连接和使用机器学习来提高盈利能力所推动的。

“不同技术的融合正在发生，而且这种情况将继续发生，”该公司营销总监路易·德·卢纳(Louie De Luna)说Aldec．“有5G、人工智能、机器学习。你甚至可以在国内市场看到这一点。有了智能电视，你就可以在YouTube上搜索了。”

以前非常不同的市场之间的界限要么已经模糊，要么开始模糊，半导体设计将跟随或推动这些变化。“我们和我们的同事进行了很多对话航空电子设备客户围绕fpga，”De Luna说。“fpga可用于控制发动机、电子设备、起飞、导航等。我们现在看到的是越来越多地使用像PCIe和以太网这样的高速接口。但是当我们使用这些高速接口时，处理DO-254是非常困难的。您需要捕获串行高速接口的结果，但没有办法做到这一点。当你调试它并观察波形时，会有很多确定的结果，所以很难调试。”

不同的变化率
芯片行业及其所服务的市场内部的动荡，使得开发标准化的IP和芯片变得更加困难。大型IP公司看到这种趋势已经有一段时间了，因为他们的最大客户一直要求对商业IP进行调整。

所有这些活动的影响使人们关注另一个行业指南，Makimoto的波该公司假设从定制设计到标准产品的周期为10年。虽然基本理念仍然合理，但由于经济差异以及全新的应用，从高峰到低谷的时间框架正在延长。

Cornami总裁兼首席执行官瓦尔登·莱茵斯(Walden Rhines)说:“牧本聪说的是更短的波浪。“今天，看起来更像是30或40年。在我的记忆中，上一次出现这种规模的事件还是在上世纪80年代，当时微型计算机行业建立了自己的晶圆厂。”

这不再是用标准化部件取代定制部件那么简单了，它提出了一个问题，即衍生芯片在这种方案中能发挥多大作用。当AI/ML被添加到设计过程中时，这种转变变得尤为明显。

“在过去，我们有重复，然后再利用的模式，”Kam Kittrell，数字和签约营销的高级集团主管节奏．“如今，很难判断一个模型是否可以重复使用。如果你使用相同的库，比如GPU的着色器核心，现在你就有了不同的操作电压，所以你之前所做的训练甚至与此无关。”

图2:晶体管成本上升。来源:节奏

年龄增加了另一个变量。老化可能会有所不同，这取决于导线的大小(RC延迟)，介质的厚度，以及芯片各个部分在整个生命周期中的使用强度。电路的低利用率(即使在高级节点上)可以显著增加其预期寿命，而在更老的节点上开发的电路的高利用率可能缩短其寿命。

Kittrell说:“过去人们对衰老的预测是一种特别的方法。”“就像，‘我觉得它会变老这么多。他说，汽车客户之所以使用这种技术，是因为他们对可靠性有要求。一个电路必须工作20年。现在，研究超规模计算的人担心老化，因为高级节点的高活动在一年内可能会有相当大的性能损失。他们必须确保如果它运行在4 GHz，它将保持在4 GHz范围内，他们通过稳健优化来做到这一点。”

介绍和成长采用RISC-V添加另一个变量。开源模型允许用户自定义指令集体系结构源代码，只要它能通过RISC-V国际认证，而不是专门使用商业核心。RISC-V允许在软件和硬件之间进行更紧密的集成，特别是针对特定用例或应用程序所必需的功能。这也为芯片设计团队带来了一系列新的挑战，同时也有可能改变PPA方程。例如，定制的RISC-V加速器可以与现成的处理器打包，从而比设计整个模块更快、更便宜地创建特定领域的设备。

“你可以使用RISC-V通过在指令集扩展方面添加一些新的东西来处理信号处理或图像处理，RISC-V [International]实际上鼓励你这样做，因为它已经告诉你如何进行定制，”RISC-V的首席技术官Zdenek Prikryl说Codasip．“但如果你设计了一个加速器，并将其放入一个更大的系统中，你可能会有数十或数百个不同的加速器。你必须确保一切都协同工作。你必须投入大量精力进行核实。”

更聪明的工具，更聪明地使用工具
技术的快速发展，加上对特定领域解决方案的广泛需求，为EDA行业创造了一个潜在的富矿。过去两年，该公司的收入一直保持在两位数，最近还创下了一些收入增长纪录。

但新设计中涉及的变数太多，EDA公司都在努力跟上潮流。在某些情况下，需要为每个新项目修改工具。

Imperas的Davidmann说:“在硬件领域，非常聪明的人想出了新的架构和新想法来解决问题，他们用疯狂的想法扩展设计工具，让我们重新思考如何做事和做什么。”“我们每年都需要重新设计我们的模拟器，让它做得更好。有人给我们提出了一个新问题，我们就会说，‘好吧，我们该怎么做?“我们试图解决这个问题。有时我们很成功，有时我们无能为力，但这种设计扩展到所有我们正在看到和正在开发的新电子产品中是惊人的。对于电子设计领域来说，这是一个令人兴奋的机会。”

这也很困难。“我们正试图解决两个问题，”Synopsys的Elhak说。“传统的是，现在的电路更大、更复杂，运行频率更高，它们有更多的寄生。这是规模问题，我们正试图通过提供更快的模拟和更高容量的模拟来解决这个问题。这是已知的问题。我们正在努力解决的另一个问题是，现在我有许多不同类型的电路，它们是这个更大系统的一部分，它们需要一起设计。我们需要为这些不同的设计团队制定一些共同的流程，这样在设计周期结束时，当他们试图将这些东西连接在一起时，我们就不会出现问题。他们需要从一开始就合作。”

在这方面，标准是非常有用的。虽然芯片本身正变得越来越不标准化，但各种流程和工具的数据格式正朝着相反的方向发展。这有助于IP的描述以及不同芯片和系统之间的互连。

“这是很重要的一点，”设计方法论部门主管罗兰·扬克(Roland Jancke)说弗劳恩霍夫IIS的自适应系统工程部。“你需要标准化数据格式，这样你就可以在模拟器之间交换信息，你需要一个通用的接口来分析数据格式。目前，我们正在与合作伙伴就任务简介格式的标准化进行合作。因为在价值链中有不同的层次和不同的供应商，你必须看看你在为什么设计系统或用什么来测试它。你们用来设计系统，测试系统，验证系统的任务概要是什么?在系统级用于电路级开发的不同矢量是什么?使用测试设备的公司提出的问题是，我们是否可以以某种方式标准化任务剖面格式，以便能够以相同的格式描述这些测试向量、模拟向量和源向量。”

学习曲线
虽然这一切看起来有些混乱，但有一个最重要的常数——学习曲线。在过去近70年的时间里，它一直是一条直线，表明每个晶体管的成本将继续下降，但从同样的优势角度来看并不一定如此。

“摩尔定律只是一个特例，你通过缩小特征尺寸和晶圆直径来降低成本，”Rhines说。“但学习曲线看起来一如既往地可预测。如果你在NAND闪存封装中放入512层，与使用512层封装相比，你在封装上节省了大量的成本，这降低了每个晶体管的成本。学习曲线并不关心你如何达到这个目标，只要你达到了每个晶体管的成本。如果你用打包的方式来做，那是可以的，即使这会引入其他工作，比如当你开始在逻辑上堆叠内存，甚至在内存上堆叠内存时，会进行热分析。如果你通过缩小晶体管来做到这一点，那也是可以的。”

在复杂的设计中，有很多方法可以达到同样的目标，而且比过去多了很多。但是，在没有定义行业公认的最佳实践的指导方针的情况下，挑战是至少要让其中一个按预期工作。

相关的
系统设计将发生翻天覆地的变化
随着应用程序日益多样化，对更快处理的需求促使计算模型变得非常不同。
芯片复杂性和未知因素的陡增
增加交互和定制会增加重新旋转或失败的风险。
转向数据驱动的芯片架构
重新思考如何提高半导体的性能和降低功耗。