芯片复杂性和未知因素的陡增

将更多不同种类的处理器和存储器塞到一个芯片或封装中，导致未知的数量和这些设计的复杂性飙升。

有很好的理由将所有这些不同的设备组合成一个SoC或高级包。它们增加了功能，并在性能和功率方面提供了巨大的改进，这是仅通过缩小功能所无法实现的。但所有这些元素也会占用空间，不管单个组件有多小。事实上，对于最先进的平面芯片来说，超出十字线的限制并不罕见，需要将不同的模具“缝合”在一起，以提供更多的空间。这些不同的功能元素也大大增加了设备的复杂性。在更大的芯片表面或封装中的多个芯片之间，解决复杂性不断上升所导致的潜在冲突和其他问题，正成为一个巨大的挑战。

在过去，一个芯片包括处理器、片上存储器和片外存储器以及I/O。现在它可能包括多核cpu、gpu、fpga、eFPGAs和其他专用加速器、mcu、dsp和npu的集合。它还可能包括各种类型的DRAM、MRAM、SRAM和闪存。它可以包括多个I/O选项，一些用于短程通信，另一些用于中程和远程通信，每个选项都有不同的频率和信号隔离要求。

更糟糕的是，这些设计是为特定的市场和应用定制的。直到几年前，当绝大多数芯片都是为电脑或智能手机设计的时候，工程团队才能够解决每个设备的错误，并解决这些设计中的大多数未知问题。现在已经不是这样了。先进的芯片是在更大的系统背景下设计的，比如汽车或特定的云操作，它们以尚未完全理解的新方式相互作用。

所有大型EDA供应商都对这些问题进行了不同的量化，但趋势线是相似的。无论如何分割数据，每种方法都显示出复杂性的急剧上升——结果是更多潜在的问题。

例如，Ansys重点关注的未知数量，从2000年0.1mm²芯片的约70万个未知数量，到2020年2mm²芯片的950万个未知数量，到今年30mm²(1.18英寸²)芯片的1.02亿个未知数量(见图1)。

“你真正想用集成电路做的是在系统的背景下设计它们，”该公司董事里奇•戈德曼(Rich Goldman)表示有限元分析软件．“我们一直在做的是设计芯片，然后围绕它构建系统。关键是你能用这个芯片做什么。但当你看系统公司时，他们首先设计系统，然后再制造芯片。所以现在你需要能够在整个系统的背景下模拟芯片。”

图1:未知因素随着时间的推移而增加，其规模和复杂性也在增加。来源:有限元分析软件

Synopsys使用不同的数据集指出了类似的问题。它突出了使用异构计算的设计的复杂性，由元素和角的数量定义，在过去几年中增加了100多倍(参见图2)。

“当你提出器件的起源时，你有一个C-V(电容-电压)曲线，一个I-V(电流-电压)曲线，你有试图预测它的器件模型，”Aveek Sarkar说Synopsys对此．“对所有这些参数进行建模变得越来越复杂。现在有客户来问我们，‘你们真的需要脱离那种模式运营吗?或者你可以往上游走，因为每个模型都内置了很多防护带?过去我们可以有这样的净空空间，但现在不行了。那么，你能不能用一些用于创建模型的数据逆流而上，从这些数据开始呢?’”

图2:异构计算带来的复杂性。来源:Synopsys对此

西门子EDA从重新旋转的角度指出了类似的趋势，特别是由于模拟电路(见图3)。这是值得注意的，因为芯片中模拟/混合信号的含量越来越多，特别是电力电子和传感器。

“现在的情况是，该行业继续向高级节点迁移，而在高级节点上，可变性极难建模，”该公司负责验证的首席科学家哈里•福斯特(Harry Foster)表示西门子EDA．“最重要的是，这些模型也在不断发展。有很多方面需要验证。但更有趣的趋势是，我们看到复杂混合信号设计的数量正在增加，无论技术节点如何，因为公司试图优化面积足迹以包括模拟。”

图3:随着时间的推移，由于模拟产生了巨大的峰值。资料来源:威尔逊研究集团/西门子EDA

在三维空间中缩放又增加了另一个层次的复杂性。体系结构已经发生了变化，能够将更多的计算能力塞进一个包中，而不是一个单独的骰子，但这也增加了它自己的复杂性(见图4)。虽然可以将所有东西都放入一个骰子中，或者至少是一个缝合的骰子，但使用中间体或某种类型的桥将它们连接在一起更快。以前，这种方法会带来性能和功率损失，但使用更粗管道的三维地板规划可以用更少的驱动电流缩短信号需要传递的距离。

“转移到more -than- moore意味着流程中需要更多的工具，”该公司产品管理集团总监约翰·帕克(John Park)说抑扬顿挫的定制IC和PCB组。“特别是，顶层规划需要多个系统级(多芯片)分析工具。这些工具对于SoC设计人员来说是全新的，并且流程比以往任何时候都更加复杂。”

图4:先进封装中的验证挑战。来源:节奏

处理复杂性
在领先的芯片或高级包，两者都是为特定应用或市场定制的，复杂性几乎需要一次性处理。改变的是，许多这样的设计不再以十亿单位的产量生产。即使是衍生芯片看起来也可能与原始架构大不相同。

对于开发这些芯片的系统供应商来说，成本可以分摊到整个系统开发中，在某些情况下，还可以摊销到运营成本中。因此，对于大型云计算操作，提高性能和降低功耗可以减少所需的服务器机架数量，这反过来又会影响数据中心所需的房地产数量以及为这些机器供电和冷却的成本。对于汽车设计来说，先进的人工智能芯片可以用于多个产品线，至少在理论上可以用于多个车型年。

然而，简化开发过程和降低整体成本的压力一直存在，单个先进芯片的成本可能高达数亿美元。为此，工具供应商一直致力于识别在多个垂直市场或实现中突然出现的水平或常见问题。其中许多努力都是建立在已经存在的标准和正在开发的新标准之上的。

公司董事长兼首席执行官K. Charles Janac表示:“有几个方面需要考虑，比如确保客户使用的是正确的IP版本Arteris IP．“你基本上是在强制执行IP-XACT参数是为了让IP块被允许进入SoC。还有供应管理方面的问题。许多这样的公司都有一个设计公司，一个设计公司和铸造承包商。如果整个供应链都是IP-XACT——从供应链中各方之间的交互到最终为SoC提供什么——它会变得更加顺利。与此同时，你将有一些芯片在前沿工艺上，一些在后缘，比如模拟。对于混合信号，把它放在5nm或3nm上不一定有意义，但对处理系统来说是有意义的。因此，您最终使用了芯片、包中的系统和用于配置出口端口的IP-XACT，从而简化了该过程。因此，通过与NoC兼容的芯片间链接，我们可以使芯片对软件程序员来说看起来像一个单独的编程空间。”

挑战在于能够将所有这些部分融合到一个高级抽象中，然后向下钻取以做出可以在更高级别上分析的更改。在过去的几年中，许多大型EDA公司都将他们的努力集中在这方面。EDA供应商一直在提高他们的工具和设备的速度和容量，包括利用异构平台来加速流程中的各个步骤，有时还结合了机器学习。

此外，所有主要工具供应商在需要大量计算能力时(例如在验证或调试期间)都利用了云。结果是，模拟、仿真和原型现在比过去有更大的空间，并且点工具和那些更高级别平台之间有更紧密的集成。

想得更大
在日益复杂的设计过程中，一个新的挑战涉及不同的数据格式。多芯片实现和系统集成在整个设计到制造流程中产生更多数据，但并非所有数据都可以被不同的工具理解。能够集成所有这些数据将允许一个更简单的流程。

“你需要标准化数据格式，这样你就可以在模拟器之间交换信息，允许你使用一个通用的接口来分析数据格式，”设计方法学部门主管Roland janke说弗劳恩霍夫IIS的自适应系统工程部。“如果所有的部分都是标准化的接口，那么它们一起工作的机会就会更高。对于开发本身和开发过程都是如此。所以我们必须开发某些产品，但在设计产品之前，我们必须用零件建立模型。如果这些模型相互配合，如果我们有机会看到这些部分的模型是否能协同工作，那么我们就可以确定系统本身在以后也能正常工作。”

但是，使用一致的数据格式提高抽象级别是一个挑战。这需要整个供应链的合作。在设计周期的早期，需要更多的学科结合在一起，以确保设备可以被检查、测试，并且它会产生足够的产量。现在，设计一个复杂的芯片需要电气工程、验证、测试、电力、机械工程、软件方面的专业知识，以及领域专家，在某些情况下，还需要在机器学习、深度学习和人工智能方面具有专业知识的数据科学家。

“过去，这些团队不说话，”Synopsys的产品管理和营销集团总监哈尼·埃尔哈克(Hany Elhak)说。“他们使用不同的工具，使用不同的流程。现在他们必须谈谈了。所以从EDA的角度来看，我们需要认识到这一点。我们需要提供融合的工作流程，允许这些团队相互协作。我们正在努力解决两个问题。一种是传统的，现在的电路更大更复杂，运行频率更高，它们有更多的寄生。这是规模问题，我们正试图通过提供更快的模拟和更高容量的模拟来解决这个问题。我们正在努力解决的另一个问题是，现在你有许多不同类型的电路，它们是这个更大系统的一部分，它们需要一起设计。为此，我们需要为这些不同的设计团队制定一些共同的流程，这样当我们试图将这些东西连接在一起时，就不会在设计周期结束时出现问题。”

第二个挑战涉及在越来越多的设备中加入人工智能/机器学习。人工智能依赖于良好的数据和一致的格式来达到足够用于任何任务的精度水平。

“精确度本身就是一个挑战，”罗伯·艾特肯说，手臂研究员和技术总监。“你在某些标准化谜题或数据集上获得的分数并不一定能表明它在实际应用中的效果。所以，如果它正确识别了95%的图像，但你的应用程序只识别了5%的图像，那么你就会陷入困境。”

在多功能系统中，预测精度更加复杂。

艾特肯说:“如果你有一个具有给定精度的系统，而另一个系统有不同的系统，它们的总体精度取决于两种方法彼此之间的独立性。”“但这也取决于你用什么机制来结合这两者。这一点似乎在图像识别等方面得到了很好的理解。但是，当你看到，比如说，一个汽车类型的应用程序，你有一些雷达数据和一些相机数据时，这就更难了。它们实际上是相互独立的，但它们的准确性依赖于你必须知道的外部因素，除了其他一切，才能真正说，‘雷达说那是一只猫，摄像机说那里什么都没有。“现实是，因为天很黑，雷达可能是对的。但如果下雨了，可能雷达也错了。这些外部信息很快就会发挥作用，开始压倒你可能有的任何经验法则。”

构建系统
更令人困惑的是，芯片或包现在需要在更大的系统上下文中工作，即使芯片制造商可能对这个更大的系统没有任何了解。这就像在不了解最终产品的情况下设计一个插座，但却使用了类固醇。现在，设计一个独特的芯片或封装需要一个独特的系统，以及系统的系统，这迫使工具和IP供应商以不同的方式看待问题。从本质上讲，他们需要采取自上而下的方法来涵盖所有潜在问题，或者他们需要找到一个适用于多个垂直市场实现的横向解决方案。

例如，人工智能芯片和系统的设计几乎都是独一无二的。

“例如，当我们建造一个PHY时，我们希望尽可能多地销售它，”斯坦福大学杰出的发明家史蒂文·吴说Rambus．“所以我们在这个大范围的用例中构建它。这在一定程度上是因为建造、设计和开发PHY非常昂贵。你必须努力推销它。就人工智能而言，我们现在的情况是，人们确实瞄准了非常具体的用例。这并不意味着它们不能在一系列应用程序中使用，但它的一些软件性质允许您在特定类型的应用程序上做比在半导体行业中更多的微调。我们试着让它更一般化。这是一种不同的方式。”

然而，专注于系统设计又增加了一系列全新的挑战。例如，除了芯片的变异，还有可能增加系统变异。简单地说，多芯片封装中的变化可能是不同芯片变化的总和，其中一些可能是在不同的维度上使用完全不同的工艺开发的，甚至是来自不同的铸造厂。

夫琅和费IIS EAS高级系统集成小组负责人兼高效电子部门负责人Andy Heinig表示:“我们很好地理解了标准芯片的变化，并且有一些方法可以处理这些变化。”“但在一揽子计划方面，我们认为会出现新的问题。到目前为止，它们还不为人所知，系统会失败，因为只有在进行测量时才能看到这些新问题。在这一点上，你可以做一些事情来处理这些问题。但这可能是我们迄今为止还没有遇到的不同问题的组合，虽然其中一些问题是单独已知和理解的，但它们不属于一个系统的组合。”

更多的选择
所有这些都远远超出了单一供应商的范围。供应链是复杂和全球化的，并不是所有技术都以相同的速度成熟。在涉及多个供应商的异构设计中，不同设计之间的选择可能有很大差异。

英特尔RAM事业部副总裁Douglas Mitchell表示:“在5nm或7nm技术中，你可以看到逻辑工艺向这些非常先进的工艺发展，但内存技术可能没有逻辑技术发展得那么快。英飞凌．“因此，拥有一项拥有数十年经验的存储技术可能是非常合适的，但它不会很快降至7nm。它可以使用单独的芯片来优化可靠性、性能和成本之间的平衡。”

这在快速发展的边缘领域尤其明显，解决方案正在针对特定的应用程序和领域进行定制。

“特别是在边缘计算环境中，我们将看到不同的需求组合，”Mitchell说。“你有一个处理器，数据记录内存，代码存储和实时处理扩展内存。所有这些都有不同的特征，你试图优化不同的指标。您可能希望拥有某种具有非常高耐久周期寿命的数据记录内存，因为您希望能够在现场以实时时钟速率捕获数据20年。所以它必须有一定的特征。闪存可能必须在恶劣的环境下存储代码并实现安全特性。所以在这些边缘网络设备中会有不同的组合。如果你可以在边缘节点嵌入一些机器学习能力，那么你就可以在边缘进行大量的实时处理和决策，并决定哪些数据需要发送到云端。所以这是一个复杂的问题，需要多方面考虑。”

这种复杂性还增加了跟踪这些设计中使用的所有IP的问题。“我们肯定看到来自半导体IP供应商的吸引力大大增加，”英特尔营销主管西蒙•兰斯(Simon Rance)表示ClioSoft．“他们已经担心这个问题10年了，但它正在增长和升级。这始于知识产权的多种用途，尤其是法律协议。特别是对于大型IP公司来说，高端IP的成本很高。很多公司购买按次使用的许可证。问题是它不能由IP提供商来监管。这是受法律约束的，但他们不知道它是否被用于不止一种设计。大公司不希望从IP提供商那里购买IP，破坏这些法律协议，这很容易发生。设计师不知道公司不知道这是否是一次性授权。我们发现文件服务器上有很多ip地址。 They’re not locked down. There’s a management issue that’s missing, which is what we’ve been addressing.”

结论
一段时间以来，芯片的复杂性一直在增加，但在很大程度上，它受到了摩尔定律经济学的制约。随着最先进节点的经济变化，芯片架构师正在创造许多选项，以大大提高性能和优化每瓦性能。虽然这带来了一段创造性的时期，并产生了许多新的选择，但定制的数量以及芯片日益增长的尺寸和复杂性也使得用今天的工具检查一切和利用以前的经验变得更加困难。

“我们已经遵循摩尔定律50多年了，这都是关于半导体的，”Ansys的Goldman说。“但为了设计这些半导体，你需要支持它的EDA。因此，我们有了伟大的创新。但现在我们看到了指数级的创新，未知的数量也随之增加。”

把握这些指数级变化将是这个十年的巨大挑战，它将决定先进芯片的设计、制造和测试方式，以及它们在整个预期寿命内的表现如何。

相关的
高级包会出什么问题
更多的异构设计和包装选项增加了整个供应链的挑战，从设计到制造再到现场。
更快、低功耗人工智能系统的隐藏成本
AI/ML设计中的权衡可能会影响从老化到可靠性的一切，但并不总是以可预测的方式。
7/5nm工艺的性能和功耗权衡
专家:安全性、可靠性和利润率都在领先的节点和先进的软件包中发挥作用。