最后主要节点是7海里?

越来越多的设计和制造问题促使问题比例将真正是什么样子10/7nm之外,许多公司将如何参与,市场会地址。

至少,节点迁移水平会在继续之前数值。预计将有重大改进7海里比之前的节点,所以而不是一个版本10/7nm可能至少有两个或三个(或更多)迭代3月开始前7/5nm。

背后放缓越来越脱节的前端和后端设计制造,有几个关键的原因。首先,节点扩展变得如此昂贵,它不再是一个自动的决定,即使是最大的公司。制程芯片制造商,特别谨慎采用昂贵的新工具和方法,因为有更少的大容量市场机会在前沿节点。系统供应商,如苹果和三星手机已经开始建立自己的芯片,和谷歌、Facebook、亚马逊和微软已经开始设计自己的云的芯片。净效应是有更少的大容量市场为任何人收回开发成本。

“对于某些应用程序,尤其是移动和云基础设施,他们必须驱动性能,”说,总裁兼首席执行官节奏。“他们跑到10纳米,他们将继续到7,可能5 nm。但性能和价格比例降低,成本正在上升。这不再是一个巨大的性能差异。对于一些公司来说,不再是一个令人信服的理由去7海里。这取决于产品、开发周期和三角洲的区别。”

图1:7纳米晶体管包装低于30 nm鳍。来源:IBM

幸运的是,许多新市场涌现在过去18个月。尽管这些市场预计将产生多亿单位要求仍有可能在手机市场,集体他们更大的市场机会。这包括从汽车和医疗电子芯片机器学习,人工智能,增强/虚拟现实,物联网/IIoT和更灵活的服务器架构,可以根据需要优化。

作为一个参考点,半说,汽车电子市场预计将在2020年达到2800亿美元,医疗电子产品将在2024年达到2190亿美元,而据Ajit Manocha,总裁兼首席执行官半。更加吸引眼球,2万亿美元的电子供应链未来五年预计将翻一番,至4万亿美元。与此同时,半导体行业显示出健康的12%的增长,相比之下,过去十年的一位数的增长。

“这是新的,”Manocha说。“晶圆工厂设备23%。”

并不是所有的新兴市场需要芯片生产最新的流程节点,要么。即使在汽车,复杂的ADAS逻辑正在开发在7海里,其他芯片开发的汽车在旧的节点设计。和物联网/ IIoT,许多正在使用200毫米晶圆芯片过程,这使得他们大大减少昂贵的设计和制造。

短期的缺点是这创造了一个巨大的产能不足。6个新的200 mm晶圆厂正在建设中国缓解这种能力危机,和其他两个在建,根据半。至少这是由于增加的一部分集中于建立流程节点的机会。根据这些其他市场表现如何,以及他们如何迅速迁移到新流程,它可以对速度有影响的一些技术现在在研发推出了整个市场。

第二个放缓的原因是,它只是越来越难设计,高级节点检查和测试芯片。物理效应,如热、静电放电和电磁干扰更明显在7比28 nm。也需要更多的电力驱动信号通过瘦电线,和电路更敏感的测试和检验,以及芯片热迁移。所有这些需要占使用multi-physics仿真和模拟,模拟和原型。

在智能手机这是够糟糕的,芯片可以平摊在数百万或数十亿的设备。但随着advanced-node芯片到自动车辆和医疗应用程序,他们将受到更多的关注。在一辆车,一个芯片是预期将在严格的操作参数和函数在严酷的环境条件十年或更多。

“你最好想检查一切,但这是时间和金钱和一个大的投资计量Henk nies说:“应用程序产品管理主管ASML。“随机缺陷,你仍然可以在这个领域。但是这样你不需要添加更多的计量。你可以计算方面做更多的事情。”

迁移放缓的第三个理由是,虽然大部分的一直关注光刻技术issues-multi-patterning,掩模对准,更好的抵制EUV——仅仅是一块拼图。高数值孔径EUV可能会携带光刻至少2纳米,甚至1海里。但从10/7nm,边缘位置错误等问题越来越成问题。联系人需要新材料。和直线边缘粗糙度,这总是一个容易解决的问题,变得更加强硬的解决。

专注于新材料和数字
萎缩的结果是蛮力方法不再有效。一个大小并不适合所有人,即使在同一个方法可以应用的地方,他们现在必须在一个终端市场的背景下,供应链,甚至的可用性知识产权为一个特定的铸造过程。简单来说,解决这些问题不再是一个线性扩展过去做了什么,这是明显的在解决问题与材料化学的日益重视,一些涉及自由基,不同元素或元素的组合,一些发达使用一系列步骤,包括热,冷,压力或真空。

例如,新的工具和材料类型可以解决edge-lacement错误(EPE)问题。EPE的区别主要是集成电路布局的目的和打印功能。

“你可以使用材料来解决边缘布置问题,“Uday Mitra说,副总统的腐蚀和模式策略应用材料。“这是更具成本效益的,它允许更激进的扩展,进而允许更宽松的设计规则。材料比光刻便宜,所以你不必使用EUV一切。”

随着材料产业受益于的出现原子层腐蚀(啤酒)。与传统蚀刻工具,去除材料在连续的基础上,啤酒将选择性地、准确地去除目标材料在原子尺度。

“唯一的办法cost-per-transistor改善与材料创新,”Mitra说。“所以即使面具是错位的,你只能选择性地蚀刻出来的一些材料。这样你不用担心边缘位置,位置和材料问题继续扩展没有产生问题。”

这是一个方法。计算模型是另一个,两个并不是相互排斥的。如果设计的前端是任何指示,芯片制造商和铸造厂需要比过去更多的工具来完成工作。在验证的一面,例如,多种类型的硬件加速被用于提高可靠性。在制造业方面,大部分的,先进的设备是领先的节点。虽然销量预计将保持强劲处理增加卷无处不在,半导体行业似乎更认真看不同的方法不仅仅是减少设备。

材料的一个重要扩展这一想法。Benedikt恩斯特,业务领域半导体封装解决方案主管德国默克公司,正在取得进展表示定向自组装作为兼职技术EUV。都严重依赖于新材料。

定向自组装已经获得高级节点扩展的兴趣,,作为一种减少直线边缘粗糙度(l)。l一直是一个问题,但问题是在7和5 nm因为维度模式开始接近l维度,David炸说,首席技术官Coventor。

“你可以通过定向自组装模式治疗,“油炸说。“还会有沉积、刻蚀和清洁技术,将努力治愈模式模式流中的粗糙度和整体集成流。”

其他人则使用所谓的平滑技术解决l。这是通过消除或修复粗糙的边缘使用ALE或孔模式。

图2:线边缘粗糙度。资料来源:国家标准

新的结构和方法
“我们的目标是将可用的空间和利用它,”说,公司的首席执行官Teklatech。“我们必须使设计更容易处理。我们将看到更多的问题与时间和routability功率密度上升。Routability和权力使人难以修复的时机,而且更糟糕的是在最先进的节点。”

这是其中一个原因有很多新类型的晶体管在画板上研究房屋Imec和Leti等,以及在台积电,英特尔定制铸造和三星铸造。其中有nanosheets和垂直和水平纳米线。到目前为止,它的不确定会成功的。

但芯片制造商说,现在任何未来的解决方案需要考虑更全面的术语。随着新市场开始升温,整个半导体行业可能需要重置,从最初的概念和芯片架构一直到光刻,制造工具、材料和预处理和post-manufacturing确认和验证。好消息是,开发的技术最先进的节点也可以使用旧的节点,这有助于降低成本和时间,以达到良好的收益。

另一个选择是与许多不同的计算建立芯片开发的元素不同的节点。英特尔和三星领导行业最先进的节点,但他们也开发了桥梁技术扇出包,预计将包括技术开发的多个流程节点。所有主要的铸造厂和包装公司正在研究这种方法,,因为它允许最先进的节点用于更多的常规逻辑结构与其他组件可以集成开发的老节点。

“我们看到CoWoS在衬底晶片(芯片)用于云服务器,你需要更多的芯片,更多的内存,和一个硅插入器高性能和高带宽而不是太多的成本,”汤姆说,主任台积电。”和信息集成扇出)有足够的能力来满足任何移动和物联网市场。您可以创建更多的衍生品和把它们并排或在彼此之上,你可以添加一些再分配层模塑料。”

即便如此,新材料正在开发。

“有很多研究项目对于抗拒和导电胶,用于打包取代铅、“默克的恩斯特说。“这些方法使用非常厚的抗拒,多达200微米,创建铜柱。DSA是取得良好进展。有继续研究,尽管它还没有商业化。但是现在没有基本的问题。与此同时,对于现有的节点,我们需要很纯的材料。你可以缩小结构,不是光刻,需要新材料在前端和后端。”

结论
在过去的几十年里,当然从45纳米,大多数制造的半导体产业一直痴迷于把EUV市场。现在开始推出,有一种集体松了一口气,有史以来最复杂的一项科技发明似乎工作。虽然这肯定会帮助扩展到未来的节点,市场力量都在朝着不同的方向推动,而不是更小的特征尺寸。

对一些人来说,比例一直是关于成本的关键。对另一些人来说,这都是关于权力和性能。最先进的节点,所有这三个因素越来越难以实现和替代方法正变得越来越受欢迎。这并不意味着扩展也岌岌可危。但这的确意味着,它不会对每个人都有效,甚至可能不是唯一的方法使用它在一些最小的特征尺寸的设备部署。摩尔定律是活着,但不再是唯一的方法。并根据市场或片市场,它可能不再是最好的方法。

有关的故事
延长EUV超出3海里
既然EUV终于运输,公司正致力于进一步扩展它使用变形镜头和高数值孔径技术。
收缩或包吗?
先进的包装转向主流完全流动,更好的工具,市场证明点。
三星推出缩放、包装路线图
铸造单位推出雄心勃勃的计划4海里,连同18海里FD-SOI和先进的包装的发展。
内部FD-SOI和扩展
GlobalFoundries首席技术官打开针对fd - soi 7海里finFETs,下一个是什么比例。